[發(fā)明專利]集成電路電源ESD防護(hù)布局結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 202110321790.3
• 申請日: 2021-03-25
• 公開（公告）號: CN113097203A
• 公開（公告）日: 2021-07-09
• 發(fā)明（設(shè)計(jì)）人: 吳澄;戴銳;崔松葉
• 申請（專利權(quán)）人: 深圳前海維晟智能技術(shù)有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 深圳市蘭鋒盛世知識產(chǎn)權(quán)代理有限公司 44504
• 代理人: 羅炳鋒

集成電路電源ESD防護(hù)布局結(jié)構(gòu)，將集成電路中的工作電源VDD與電源地VSS以最小PAD寬度靠近構(gòu)建，在工作電源VDD與電源地VSS之間的冗余空間分別為工作電源VDD與電源地VSS構(gòu)建一個電源ESD保護(hù)電路；其中，工作電源VDD與電源地VSS的電源ESD保護(hù)電路由NMOS構(gòu)建為同一個公用阱POWER ESD NMOS。與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果在于：在同等條件下，集成電路的面積能減小10％?20％，能夠兼容的封裝形式更多，封裝起來更靈活；能夠盡可能的縮短作電源VDD與電源地VSS泄放通路，提升集成電路的電源ESD能力。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路技術(shù)領(lǐng)域，具體的是集成電路電源ESD防護(hù)布局結(jié)構(gòu)。

背景技術(shù)

對于IC芯片而言，ESD(靜電放電)保護(hù)電路的設(shè)計(jì)，其目的就是要避免工作電路成為ESD的放電通路而遭到損害，保證在芯片任意兩引腳之間發(fā)生的ESD事件時，都有適合的低阻旁路將ESD電流引入集成電路的工作電源VDD，然后通過集成電路的電源地VSS將ESD電流釋放到片外去，從而到達(dá)保護(hù)芯片內(nèi)部電路的目的。

傳統(tǒng)的IC芯片，其集成電路的工作電源VDD與電源地VSS的電源ESD布局通常設(shè)計(jì)為分布較遠(yuǎn)，工作電源VDD與電源地VSS獨(dú)立的分別使用一個ESD保護(hù)結(jié)構(gòu)。這樣的做法，通常需要將工作電源VDD與電源地VSS對應(yīng)的兩個芯片管腳間距增大，導(dǎo)致芯片面積利用率較低。而且，由于集成電路中工作電源VDD與電源地VSS分布的比較遠(yuǎn)，這樣就會導(dǎo)致工作電源VDD到電源地VSS的走線長度，使得ESD泄放通路的電阻偏大，不利于縮短ESD的泄放時間，ESD保護(hù)電路對芯片內(nèi)部集成電路的保護(hù)能力有限。

發(fā)明內(nèi)容

為了彌補(bǔ)現(xiàn)有技術(shù)的上述不足，本發(fā)明提供了一種集成電路電源ESD防護(hù)布局結(jié)構(gòu)，其技術(shù)方案如下。

集成電路電源ESD防護(hù)布局結(jié)構(gòu)，將集成電路中的工作電源VDD與電源地VSS以最小PAD寬度靠近構(gòu)建，在工作電源VDD與電源地VSS之間的冗余空間分別為工作電源VDD與電源地VSS構(gòu)建一個電源ESD保護(hù)電路；其中，工作電源VDD與電源地VSS的電源ESD保護(hù)電路由NMOS構(gòu)建為同一個公用阱POWER ESD NMOS。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果在于：

在同等條件下，集成電路的面積能減小10％-20％，能夠兼容的封裝形式更多，封裝起來更靈活；能夠盡可能的縮短作電源VDD與電源地VSS泄放通路，提升集成電路的電源ESD能力。

下面，結(jié)合說明書附圖和具體實(shí)施方式對本發(fā)明做進(jìn)一步的說明。

附圖說明

圖1是本發(fā)明的結(jié)構(gòu)示意圖。

圖2是本發(fā)明的工作原理示意圖。

圖3是本發(fā)明的第一種實(shí)施方式的結(jié)構(gòu)示意圖。

圖4是本發(fā)明的第二種實(shí)施方式的結(jié)構(gòu)示意圖。

圖5是本發(fā)明的第三種實(shí)施方式的結(jié)構(gòu)示意圖。

圖6是本發(fā)明的第四種實(shí)施方式的結(jié)構(gòu)示意圖。

圖7是本發(fā)明的第五種實(shí)施方式的結(jié)構(gòu)示意圖。

具體實(shí)施方式

如圖1所示，集成電路電源ESD防護(hù)布局結(jié)構(gòu)，將集成電路中的工作電源VDD與電源地VSS以最小PAD寬度靠近構(gòu)建，在工作電源VDD與電源地VSS之間的冗余空間為工作電源VDD與電源地VSS構(gòu)建一個電源ESD保護(hù)電路；其中，工作電源VDD與電源地VSS的電源ESD保護(hù)電路由NMOS構(gòu)建為同一個公用阱POWER ESD NMOS。