[發明專利]一種低成本零延時的SAR-ADC硬件校正算法在審

申請號：	202110321763.6	申請日：	2021-03-25
公開（公告）號：	CN113055007A	公開（公告）日：	2021-06-29
發明（設計）人：	戴銳;吳曉勇;崔松葉	申請（專利權）人：	深圳前海維晟智能技術有限公司
主分類號：	H03M1/10	分類號：	H03M1/10
代理公司：	深圳市蘭鋒盛世知識產權代理有限公司 44504	代理人：	羅炳鋒
地址：	518000 廣東省深圳市前海深港合作區前***	國省代碼：	廣東;44
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	一種低成本延時 sar adc 硬件校正算法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

一種低成本零延時的SAR?ADC硬件校正算法，采用如下處理步驟：S1、定義寄存器AM和寄存器AK，通過寄存器AM和寄存器AK配置一個硬件算法電路，寄存器AM的符號位為Fm，寄存器AK的符號位為Fk，硬件算法電路以ADC輸出數據Ya為輸入；S2、算法電路通過Ya獲得校正值TEMP1，其中TEMP1＝Ya+(Fm？AM:?AM)；S3、算法電路通過TEMP1獲得校正值TEMP2，其中TEMP2＝(Fk？AK:?AK)*TEMP1；S4、算法電路根據校正值TEMP1和校正值TEMP2獲得ADC輸出數據校正值Yb,其中Yb＝TEMP1+TEMP2。通過寄存器配置一個硬件算法電路，計算方法簡單，不需要占用ADC的采樣時間，能最簡化計算ADC的校正，具有低消耗、零延時的特點。

技術領域

本發明涉及SAR-ADC技術領域，具體的是一種低成本零延時的SAR-ADC硬件校正算法。

背景技術

逐次逼近寄存器型模數轉換器(SAR-ADC)占據著大部分的中等至高分辨率ADC市場，其采樣速率最高可達5Msps，分辨率為8位至18位。鑒于SAR架構允許高性能、低功耗ADC采用小尺寸封裝，具有較高速度、較低成本、較高精度的特點，所以SAR-ADC尤其適合對尺寸要求嚴格的系統，廣泛集成于MCU芯片中。

但由于生產工藝的偏差，每顆芯片的ADC特性都會有一點偏差，因此需要進行校正補償，才能得到比較好的一致性。目前，常規的補償方法是通過軟件補償，目前已知的硬件補償方法普遍有存在資源消耗大，占用時鐘等缺點。

發明內容

為了彌補現有技術的上述不足，本發明提供了一種低成本零延時的SAR-ADC硬件校正算法，其技術方案如下。

一種低成本零延時的SAR-ADC硬件校正算法，采用如下處理步驟：

S1、定義寄存器AM和寄存器AK，通過寄存器AM和寄存器AK配置一個硬件算法電路，寄存器AM的符號位為Fm，寄存器AK的符號位為Fk，硬件算法電路以ADC輸出數據Ya為輸入；

S2、算法電路通過Ya獲得校正值TEMP1，其中

TEMP1＝Ya+(Fm？AM:-AM)；

S3、算法電路通過TEMP1獲得校正值TEMP2，其中

TEMP2＝(Fk？AK:-AK)*TEMP1；

S4、算法電路根據校正值TEMP1和校正值TEMP2獲得ADC輸出數據校正值Yb,其中

Yb＝TEMP1+TEMP2。

與現有技術相比，本發明的有益效果在于：通過寄存器配置一個硬件算法電路，計算方法簡單，不需要占用ADC的采樣時間，能最簡化計算ADC的校正，具有低消耗、零延時的特點。