[發(fā)明專利]偽雙端口存儲器及其控制方法在審
| 申請?zhí)枺?/td> | 202110320673.5 | 申請日: | 2021-03-25 |
| 公開(公告)號: | CN113611340A | 公開(公告)日: | 2021-11-05 |
| 發(fā)明(設計)人: | 郭裔平;邱議德 | 申請(專利權)人: | 聯(lián)發(fā)科技股份有限公司 |
| 主分類號: | G11C7/10 | 分類號: | G11C7/10;G11C7/22;G11C8/16;G11C11/412;G11C11/419 |
| 代理公司: | 深圳市威世博知識產(chǎn)權代理事務所(普通合伙) 44280 | 代理人: | 時樂行 |
| 地址: | 中國臺灣新竹市*** | 國省代碼: | 臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 端口 存儲器 及其 控制 方法 | ||
本發(fā)明提供了偽雙端口存儲器。偽雙端口存儲器包括單端口存儲器,多工器,時序控制電路和輸出電路。多工器被配置為將第一地址和第二地址順序地輸出至單端口存儲器。輸出電路被配置為從單端口存儲器接收輸出數(shù)據(jù),以生成對應于第一地址的第一讀取結果和對應于第二地址的第二讀取結果。輸出電路包括第一讀出放大器和第二讀出放大器,其中,第一讀出放大器根據(jù)第一控制信號接收輸出數(shù)據(jù)以生成用作第一讀取結果的第一數(shù)據(jù),第二讀出放大器根據(jù)第二控制信號接收輸出數(shù)據(jù)以生成用作第二讀取結果的第二數(shù)據(jù)。
技術領域
本公開實施例通常涉及雙端口存儲器,以及更具體地,涉及一種偽雙端口存儲器及其控制方法。
背景技術
雙端口存儲器(dual-port memory)在單個時鐘周期內(nèi)處理兩項操作,例如,兩項讀取操作。雙端口存儲器通常包括與存儲單元陣列(array of memory cells)一起操作的兩個端口,可以從這兩個端口同時訪問該存儲單元數(shù)組。為了減小存儲器占用的面積,偽(pseudo)雙端口存儲器被使用。偽雙端口存儲器被設計為在單個時鐘周期內(nèi)利用時間交織機制對單端口存儲器(single-port memory)執(zhí)行兩項操作。例如,在時鐘周期中,偽雙端口存儲器可以執(zhí)行第一讀取操作,然后執(zhí)行第二讀取操作。
以傳統(tǒng)的偽雙端口的兩項讀取操作為例,讀出放大器(sense amplifier)在單個時鐘信號內(nèi)被使能兩次,以輸出兩個讀取結果,以及,這兩個讀取結果被分別臨時存儲在兩個鎖存器(latch)中。每個鎖存器由相應的控制信號控制,以在適當?shù)臅r間輸出該讀取結果。但是,讀出放大器和兩個鎖存器的控制信號可能會出現(xiàn)競速問題(racing issue)。
發(fā)明內(nèi)容
因此,本發(fā)明的目的是提供一種更穩(wěn)定(robust)和更有效的偽雙端口存儲器,以解決上述問題。
根據(jù)本發(fā)明一實施例,公開了一種偽雙端口存儲器。偽雙端口存儲器包括單端口存儲器,多工器,時序控制器和輸出電路。多工器被配置為接收第一地址和第二地址,并且將第一地址和第二地址輸出到單端口存儲器。時序控制電路被配置為產(chǎn)生多工器控制信號,以控制多工器將第一地址和第二地址順序地輸出到單端口存儲器。輸出電路被配置為從單端口存儲器接收輸出數(shù)據(jù),以生成對應于第一地址的第一讀取結果和對應于第二地址的第二讀取結果。另外,輸出電路包括讀出放大器和解多工器。讀出放大器被配置為從單端口存儲器接收輸出數(shù)據(jù),以根據(jù)控制信號生成數(shù)據(jù),其中,該控制信號是根據(jù)時序控制電路生成的第一控制信號和第二控制信號生成的。解多工器被配置為當?shù)谝豢刂菩盘柧哂惺鼓軤顟B(tài)時將數(shù)據(jù)輸出至第一鎖存器,以及,當?shù)诙刂菩盘柧哂惺鼓軤顟B(tài)時將數(shù)據(jù)輸出至第二鎖存器,其中,存儲在第一鎖存器中的數(shù)據(jù)用作第一讀取結果,以及,存儲在第二鎖存器中的數(shù)據(jù)用作第二讀取結果。
根據(jù)本發(fā)明的另一實施例,公開了一種偽雙端口存儲器。偽雙端口存儲器包括單端口存儲器,多工器,時序控制器和輸出電路。多工器被配置為接收第一地址和第二地址,并且將第一地址和第二地址輸出到單端口存儲器。時序控制電路被配置為產(chǎn)生多工器控制信號,以控制多工器將第一地址和第二地址順序地輸出到單端口存儲器。輸出電路被配置為從單端口存儲器接收輸出數(shù)據(jù)以生成對應于第一地址的第一讀取結果和對應于第二地址的第二讀取結果。另外,輸出電路包括第一讀出放大器和第二讀出放大器。第一讀出放大器被配置為根據(jù)第一控制信號從單端口存儲器接收輸出數(shù)據(jù)以生成第一數(shù)據(jù)至第一鎖存器,其中,存儲在第一鎖存器中的第一數(shù)據(jù)用作第一讀取結果。第二讀出放大器被配置為根據(jù)第二控制信號從單端口存儲器接收輸出數(shù)據(jù)以生成第二數(shù)據(jù)到第二鎖存器,其中,存儲在第二鎖存器中的第二數(shù)據(jù)用作第二讀取結果。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于聯(lián)發(fā)科技股份有限公司,未經(jīng)聯(lián)發(fā)科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110320673.5/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





