[發明專利]偽雙端口存儲器及其控制方法

在審

• 申請號: 202110320673.5
• 申請日: 2021-03-25
• 公開（公告）號: CN113611340A
• 公開（公告）日: 2021-11-05
• 發明（設計）人: 郭裔平;邱議德
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C7/22;G11C8/16;G11C11/412;G11C11/419
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 時樂行

1.一種偽雙端口存儲器，其特征在于，包括：

單端口存儲器；

多工器，被配置為接收第一地址和第二地址，并將該第一地址和該第二地址輸出至該單端口存儲器；

時序控制電路，被配置為產生多工器控制信號，以控制該多工器將該第一地址和該第二地址順序地輸出至該單端口存儲器；以及，

輸出電路，被配置為從該單端口存儲器接收輸出數據，以生成對應于該第一地址的第一讀取結果和對應于該第二地址的第二讀取結果；

其中，該輸出電路包括：

讀出放大器，被配置為從該單端口存儲器接收該輸出數據，以根據第三控制信號產生數據，其中，該第三控制信號是根據該時序控制電路產生的第一控制信號和第二控制信號產生的；以及，

解多工器，耦接該讀出放大器，被配置為在該第一控制信號具有使能狀態時將該讀出放大器產生的數據輸出至第一鎖存器，以及，在該第二控制信號具有使能狀態時將該讀出放大器產生的數據輸出至第二鎖存器，其中，存儲在該第一鎖存器中的數據用作該第一讀取結果，存儲在該第二鎖存器中的數據用作該第二讀取結果。

2.如權利要求1所述的偽雙端口存儲器，其特征在于，該時序控制器產生該多工器控制信號，以控制該多工器在一個時鐘周期內順序地輸出該第一地址和該第二地址至該單端口存儲器，以及，該時序控制電路還產生第一控制信號和第二控制信號，以順序地使能該讀出放大器輸出該第一讀取結果和該第二讀取結果的數據。

3.如權利要求1所述的偽雙端口存儲器，其特征在于，該輸出電路還包括或門，以及，該或門接收該第一控制信號和該第二控制信號，以生成用于控制該讀出放大器的該第三控制信號。

4.如權利要求1所述的偽雙端口存儲器，其特征在于，該第三控制信號是僅利用該第一控制信號和該第二控制信號產生的。

5.一種偽雙端口存儲器，其特征在于，包括：

單端口存儲器；

多工器，被配置為接收第一地址和第二地址，并將該第一地址和該第二地址輸出至該單端口存儲器；

時序控制電路，被配置為產生多工器控制信號，以控制該多工器將該第一地址和該第二地址順序地輸出至該單端口存儲器；以及，

輸出電路，被配置為從該單端口存儲器接收輸出數據，以生成對應于該第一地址的第一讀取結果和對應于該第二地址的第二讀取結果；

其中，該輸出電路包括：

第一讀出放大器，被配置為接收來自該單端口存儲器的該輸出數據，以根據第一控制信號產生第一數據至第一鎖存器，其中，存儲在該第一鎖存器中的該第一數據用作該第一讀取結果；以及，

第二讀出放大器，被配置為接收來自該單端口存儲器的輸出數據，以根據第二控制信號產生第二數據至第二鎖存器，其中，存儲在該第二鎖存器中的第二數據用作該第二讀取結果。

6.如權利要求5所述的偽雙端口存儲器，其特征在于，該時序控制器產生該多工器控制信號，以控制該多工器在單個時鐘周期內順序地輸出該第一地址和該第二地址至該單端口存儲器，以及，該時序控制電路還產生該第一控制信號和該第二控制信號，以順序地使能該第一讀出放大器和該第二讀出放大器。

7.如權利要求6所述的偽雙端口存儲器，其特征在于，當該第一控制信號具有使能狀態時，該第一讀出放大器產生該第一數據至該第一鎖存器；當該第二控制信號具有使能狀態時，該第二讀出放大器產生該第二數據至該第二鎖存器；以及，該第一控制信號的使能狀態和該第二控制信號的使能狀態位于該單個時鐘周期內。

8.如權利要求5所述的偽雙端口存儲器，其特征在于，產生該第二數據的時序與產生該第一數據的時序部分重疊。