[發明專利]一種芯片測試板及制作方法

在審

• 申請號: 202110318946.2
• 申請日: 2021-03-25
• 公開（公告）號: CN113064053A
• 公開（公告）日: 2021-07-02
• 發明（設計）人: 任振舟;楊磊;羅雄科
• 申請（專利權）人: 上海澤豐半導體科技有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 上海碩力知識產權代理事務所(普通合伙) 31251
• 代理人: 楊用玲

本發明涉及芯片測試領域，本發明實施例提供一種芯片測試板及制作方法，其測試板包括：母電路板和子電路板；所述母電路板與所述子電路板電連接，其中：所述母電路板用于設計芯片的普通信號測試電路；所述子電路板用于設計芯片的高速信號測試電路；所述母電路板和所述子電路板在進行測試時通過緊固件與針座連接固定，通過所述子電路板與所述針座接觸以接收測試信號。本發明實施例的技術方案將高速與普通信號拆分的處理方式，提升了高速性能、降低母電路板的設計加工難度，同時了節約成本。

技術領域

本發明涉及芯片測試領域，尤其涉及一種芯片測試板及制作方法。

背景技術

芯片指內含集成電路的硅片，體積很小，常常是計算機或其他電子設備的一部分。隨著消費類電子產品中芯片體積越來越小，成本壓力越來越高，晶圓級芯片封裝(WLCSP，Wafer lever Chip Scale Packaging)將越來越多的應用到芯片產品中。芯片復雜度高，為了保證出廠的芯片可靠性，需要在出廠前進行測試以確保功能完整性等，而芯片作為一個大規模生產的東西，大規模自動化測試是較佳的解決辦法。

現有的測試負載板(LOARD BOARD，LB)設計方法是將芯片的socket直接和LB相連，并在LB上直接設計相關的電路并加工。然而因為背鉆數量較多，背鉆深度深，精度要求高，導致加工良率低。后期調試和量產的過程中，不容易定位問題發生的位置，不容易維修和更換。

如何解決傳統自動測試設備(Auto Test Equipment，ATE)上信號孔對信號的影響，優化高速信號的性能，同時降低成本和定位難度，成為亟待解決的問題。

發明內容

本發明解決的技術問題是如何優化高速信號的性能，同時節約成本和方便定位。

為解決上述技術問題，本發明實施例提供一種芯片測試板，包括：母電路板和子電路板；所述母電路板與所述子電路板電連接，其中：

所述母電路板用于設計芯片的普通信號測試電路；

所述子電路板用于設計芯片的高速信號測試電路；

所述母電路板和所述子電路板在進行測試時通過緊固件與針座連接固定，通過所述子電路板與所述針座接觸以接收測試信號。

進一步優選的，所述母電路板用于設計芯片的普通信號電路具體包括：所述母電路板上設計芯片的數字電源信號的測試電路；

所述子電路板用于設計芯片的高速信號測試電路具體包括：所述子電路板上設計芯片的SERDES和\或DDR高速信號的測試電路。

進一步優選的，還包括：

導電膠層，位于所述子電路板和所述母電路板之間，用于在測試時導通所述子電路板和所述母電路板。

進一步優選的，所述子電路板的頂層焊盤，用于在進行測試時與針座接觸連接，以接收測試信號；

所述子電路板的底層焊盤，用于與所述母電路板或通過導電膠層與母電路板連接，并在測試時傳輸所述測試信號至所述母電路板。

進一步優選的，所述頂層焊盤的間距小于所述底層焊盤的間距。

進一步優選的，所述子電路板、所述母電路板通過所述緊固件穿過所述針座的安裝孔，與所述針座可拆卸連接；

或；

所述子電路板、所述導電膠層、所述母電路板通過所述緊固件穿過所述針座的安裝孔，與所述針座可拆卸連接。

進一步優選的，所述母電路板采用FR4板材，所述子電路板采用M7和\或Rogers。

進一步優選的，所述子電路板采用多階HDI工藝加工而成。

一種芯片測試板的制作方法，包括：