[發明專利]一種任意字節讀寫用戶側邏輯控制器

有效

• 申請號: 202110317671.0
• 申請日: 2021-03-25
• 公開（公告）號: CN112698614B
• 公開（公告）日: 2021-06-15
• 發明（設計）人: 牛廣;李順斌;王利強;張興明
• 申請（專利權）人: 之江實驗室
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 杭州浙科專利事務所(普通合伙) 33213
• 代理人: 孫孟輝

1.一種任意字節讀寫用戶側邏輯控制器，包括：主控制總線IIC MASTER模塊、從控制總線IIC SLAVE模塊、時鐘復位模塊和用戶側邏輯模塊，所述的主控制總線IIC MASTER模塊將用戶的數據轉化為IIC報文的格式下發給從控制總線IIC SLAVE模塊，所述的從控制總線IIC SLAVE模塊接收所述IIC報文格式的數據，所述用戶側邏輯模塊與從控制總線IICSLAVE模塊相連接，所述時鐘復位模塊控制連接從控制總線IIC SLAVE模塊與用戶側邏輯模塊；

其特征在于，所述從控制總線IIC SLAVE模塊的狀態機跳轉共有8個，包括：IDLE、START、ID_RECV、ACK_ID_RECV、DATA_SEND、ACK_DATA_SEND、DATA_RECV、ACK_DATA_RECV，所述IDLE狀態為系統默認狀態，當檢測到SCL上升沿時系統跳轉到START狀態，系統進入ID_RECV狀態，開始接收IIC報文的ID號，當接收到正確的IIC ID號時，則跳轉到ACK_ID_RECV狀態；所述DATA_SEND、ACK_DATA_SEND為：當開始發送數據時，前兩個字節為地址域段，后6個字節為數據域段；所述DATA_RECV、ACK_DATA_RECV為：當開始接收數據時，讀地址為兩個字節。

2.如權利要求1所述的一種任意字節讀寫用戶側邏輯控制器，其特征在于，所述IIC報文的格式，即是IIC配置的讀寫報文格式，IIC的寫報文格式的域段有8個字節，前兩個字節為地址域段，后6個字節為數據域段，即將DATA0~DATA5拼成的48bit數據，寫入到由ADDR0、ADDR1拼成的16bit地址寄存器中；IIC讀報文格式的域段有2個字節，都為地址域段，即讀出由ADDR0和ADDR1拼成的地址所對應的BLOCK RAM。

3.如權利要求1所述的一種任意字節讀寫用戶側邏輯控制器，其特征在于，所述的用戶側邏輯模塊，包括：與從控制總線IIC SLAVE模塊相連接的寄存器模塊單元、分布式RAM模塊單元和BLOCK RAM模塊單元。

4.如權利要求3所述的一種任意字節讀寫用戶側邏輯控制器，其特征在于，所述的分布式RAM模塊單元，包括：逆映射RAM、寫參數RAM、讀參數RAM、命令RAM、PLC類型RAM、映射RAM，用于存儲中央處理器CPU的啟動運行程序和用戶側邏輯模塊的配置參數。

5.如權利要求3所述的一種任意字節讀寫用戶側邏輯控制器，其特征在于，所述的BLOCK RAM模塊單元對用戶側邏輯模塊的port0~port7的8個port口數據進行配置，每個port口配置的BLOCK RAM為地址RAM。

6.如權利要求3所述的一種任意字節讀寫用戶側邏輯控制器，其特征在于，所述的寄存器模塊單元的地址范圍為：0X0~0X1000，讀寫的字節數為2個，對用戶側邏輯模塊的port0~port7的8個port口數據進行配置，每個port口配置的寄存器包括協議參數、該port口所處角色、串口參數以及邊緣計算參數。

7.如權利要求1所述的一種任意字節讀寫用戶側邏輯控制器，其特征在于，所述時鐘復位模塊，包括：時鐘同步模塊和復位模塊，所述時鐘同步模塊使用底板的50M時鐘通過PLL倍頻產生125Mhz的時鐘，為控制器提供時鐘源，使系統處于125Mhz的統一時鐘域下；所述的復位模塊，使系統為高復位，當時鐘同步模塊產生一個穩定的125Mhz的時鐘信號時，時鐘同步模塊的locked信號拉高，并利用時鐘同步模塊的lock信號進行計數，當計數到3F時，則系統高復位。