[發(fā)明專利]芯片電壓調(diào)節(jié)方法、性能測(cè)試方法、裝置及電子設(shè)備

在審

• 申請(qǐng)?zhí)枺?/td>: 202110309417.6
• 申請(qǐng)日: 2021-03-23
• 公開(kāi)（公告）號(hào): CN113031752A
• 公開(kāi)（公告）日: 2021-06-25
• 發(fā)明（設(shè)計(jì)）人: 陳剛
• 申請(qǐng)（專利權(quán)）人: 維沃移動(dòng)通信有限公司
• 主分類號(hào): G06F1/3296
• 分類號(hào): G06F1/3296
• 代理公司: 北京銀龍知識(shí)產(chǎn)權(quán)代理有限公司 11243
• 代理人: 許靜;曹娜

本申請(qǐng)公開(kāi)了一種芯片電壓調(diào)節(jié)方法、性能測(cè)試方法、裝置及電子設(shè)備。所述方法包括：獲取芯片內(nèi)存儲(chǔ)的性能測(cè)試結(jié)果，所述性能測(cè)試結(jié)果包括：所述芯片的運(yùn)行速度等級(jí)，以及達(dá)到目標(biāo)工作頻率的最低安全運(yùn)行電壓；根據(jù)所述性能測(cè)試結(jié)果，調(diào)節(jié)所述芯片的供電電壓。本申請(qǐng)通過(guò)獲取芯片的性能測(cè)試結(jié)果，可以根據(jù)芯片性能測(cè)試結(jié)果確定芯片所屬的運(yùn)行速度等級(jí)以及芯片達(dá)到目標(biāo)工作頻率所需的最低安全運(yùn)行電壓，從而根據(jù)芯片的運(yùn)行速度以及所述最低安全運(yùn)行電壓確定給芯片供電的電壓，能夠在保證芯片達(dá)到目標(biāo)性能的情況下，盡量利用最低安全運(yùn)行電壓工作，使得動(dòng)態(tài)功耗降低，電子設(shè)備的待機(jī)時(shí)間增長(zhǎng)，實(shí)現(xiàn)在性能達(dá)標(biāo)的前提下確保功耗最低。

技術(shù)領(lǐng)域

本申請(qǐng)屬于芯片技術(shù)領(lǐng)域，具體涉及一種芯片電壓調(diào)節(jié)方法、性能測(cè)試方法、裝置及電子設(shè)備。

背景技術(shù)

隨著終端芯片的性能需求越來(lái)越高，芯片的功能越來(lái)越多，面積越來(lái)越大，但對(duì)于終端整體的功耗降低和待機(jī)時(shí)間要求越來(lái)越高，所以在確保芯片功能正常運(yùn)行的情況下，給芯片供電的最低電壓顯得尤為重要。不同芯片，由于PVT(proces、voltage、temperature，工藝、電壓、溫度)的影響，達(dá)到目標(biāo)最高頻率的最低電壓是不同的，尤其對(duì)于量產(chǎn)芯片來(lái)說(shuō)，要確保性能達(dá)到同一個(gè)標(biāo)準(zhǔn)，不同工藝的芯片需要的電壓可能是不同的?，F(xiàn)有的芯片電壓調(diào)節(jié)機(jī)制中，通常按照同一個(gè)標(biāo)準(zhǔn)為芯片供電，導(dǎo)致終端功耗較高。

發(fā)明內(nèi)容

本申請(qǐng)實(shí)施例的目的是提供一種芯片電壓調(diào)節(jié)方法、性能測(cè)試方法、裝置及電子設(shè)備，用以解決現(xiàn)有的芯片的供電機(jī)制導(dǎo)致電子設(shè)備功耗較高的問(wèn)題。

為了解決上述技術(shù)問(wèn)題，本申請(qǐng)是這樣實(shí)現(xiàn)的：

第一方面，本申請(qǐng)實(shí)施例提供了一種芯片電壓調(diào)節(jié)方法，該方法包括：

獲取芯片內(nèi)存儲(chǔ)的性能測(cè)試結(jié)果，所述性能測(cè)試結(jié)果包括：所述芯片的運(yùn)行速度等級(jí)，以及達(dá)到目標(biāo)工作頻率的最低安全運(yùn)行電壓；

根據(jù)所述性能測(cè)試結(jié)果，調(diào)節(jié)所述芯片的供電電壓。

第二方面，本申請(qǐng)實(shí)施例提供了一種芯片性能測(cè)試方法，該方法包括：

對(duì)芯片進(jìn)行性能測(cè)試，獲得性能測(cè)試結(jié)果，所述性能測(cè)試結(jié)果包括：所述芯片的運(yùn)行速度等級(jí)，以及達(dá)到目標(biāo)工作頻率的最低安全運(yùn)行電壓；

將所述性能測(cè)試結(jié)果存儲(chǔ)至所述芯片。

第三方面，本申請(qǐng)實(shí)施例提供了一種芯片電壓調(diào)節(jié)裝置，包括：

第一獲取模塊，用于獲取芯片內(nèi)存儲(chǔ)的性能測(cè)試結(jié)果，所述性能測(cè)試結(jié)果包括：所述芯片的運(yùn)行速度等級(jí)，以及達(dá)到目標(biāo)工作頻率的最低安全運(yùn)行電壓；

處理模塊，用于根據(jù)所述性能測(cè)試結(jié)果，調(diào)節(jié)所述芯片的供電電壓。

第四方面，本申請(qǐng)實(shí)施例提供了一種芯片性能測(cè)試裝置，包括：

測(cè)試模塊，用于對(duì)芯片進(jìn)行性能測(cè)試，獲得性能測(cè)試結(jié)果，所述性能測(cè)試結(jié)果包括：所述芯片的運(yùn)行速度等級(jí)，以及達(dá)到目標(biāo)工作頻率的最低安全運(yùn)行電壓；

存儲(chǔ)模塊，用于將所述性能測(cè)試結(jié)果存儲(chǔ)至所述芯片。

第五方面，本申請(qǐng)實(shí)施例提供了一種電子設(shè)備，該電子設(shè)備包括處理器、存儲(chǔ)器及存儲(chǔ)在所述存儲(chǔ)器上并可在所述處理器上運(yùn)行的程序或指令，所述程序或指令被所述處理器執(zhí)行時(shí)實(shí)現(xiàn)上述的芯片電壓調(diào)節(jié)方法的步驟，或者實(shí)現(xiàn)上述的芯片性能測(cè)試方法的步驟。

第六方面，本申請(qǐng)實(shí)施例提供了一種可讀存儲(chǔ)介質(zhì)，所述可讀存儲(chǔ)介質(zhì)上存儲(chǔ)程序或指令，所述程序或指令被處理器執(zhí)行時(shí)實(shí)現(xiàn)如第一方面或者第二方面所述的方法的步驟。

第七方面，本申請(qǐng)實(shí)施例提供了一種芯片，所述芯片包括處理器和通信接口，所述通信接口和所述處理器耦合，所述處理器用于運(yùn)行程序或指令，實(shí)現(xiàn)如第一方面或者第二方面所述的方法。