[發明專利]貼裝芯片結構及其制備方法

在審

• 申請號: 202110309062.0
• 申請日: 2021-03-23
• 公開（公告）號: CN113130331A
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 王晨歌;周琪;張兵
• 申請（專利權）人: 浙江臻鐳科技股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56;H01L23/488;H01L23/31
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 佟婷婷

本發明提供一種芯片貼裝結構及制備方法，制備方法包括：在基板上貼裝芯片，在芯片周圍制作隔離層，隔離層中預留氣體進口和氣體出口，在氣體進口處涂底填膠材料，在氣體出口處施加負壓，基于空氣壓力使底填膠材料流入芯片組件底部形成底部填充膠。本發明通過在隔離層中制備氣體進口和氣體出口，在氣體進口處涂底填膠材料，氣體出口施加負壓，通過增加負壓使底部填膠在氣壓的作用下被壓入芯片底部，能夠減小底填膠的填充難度。本發明工藝簡單，可以解決難以在芯片底部形成有效底部填充的問題，有利于解決填充氣泡的問題，提高工藝效率及產品良率。本發明的方式還可以有效解決對于某一芯片只需要在特定區域填充的問題，以對芯片底部靈活填充。

技術領域

本發明屬于半導體技術領域，特別是涉及一種貼裝芯片結構及其制備方法，特別適用大尺寸貼裝芯片結構及其制備。

背景技術

芯片的底部貼裝技術是現在芯片跟終端互聯的主要方式，為了防止芯片跟基板之間的應力差異較大導致焊接焊球斷裂，往往需要在芯片跟基板之間做底部膠填充處理。

但是，隨著芯片尺寸越來越大，底部填充膠要完全占據芯片底部的空間已經非常困難，如果有大量氣泡嵌在芯片底部的填充膠里，在后續的熱工藝和可靠性實驗中，氣泡可能會沖破芯片導致模組損壞。另外，對于某一芯片只需要在某些位置填充的問題也難以有效解決。

因此，如何提供一種貼裝芯片結構及其制備方法以解決現有技術中的上述問題實屬必要。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種貼裝芯片結構及其制備方法，用于解決現有技術中難以在芯片底部形成有效底部填充以及對于某一芯片難以實現只需要在某些位置填充等問題。

為實現上述目的及其他相關目的，本發明提供一種貼裝芯片結構的制備方法，所述制備方法包括如下步驟：

提供基板；

將待封裝芯片貼裝在所述基板上；

在所述基板上制作隔離層，所述隔離層位于所述待封裝芯片的外圍；

其中，至少所述隔離層、所述待封裝芯片以及所述基板之間形成腔體，且所述隔離層上設置有連通所述腔體與外界的氣體進口及氣體出口；

在所述氣體進口處涂底填膠材料，在所述氣體出口處施加負壓，以基于空氣壓力使所述底填膠材料流入所述待封裝芯片組件底部，形成底部填充膠；

去除所述隔離層，得到所述貼裝芯片結構。

可選地，所述待封裝芯片的尺寸介于20×20mm～50×50mm之間。

可選地，所述隔離層的材料包括環氧樹脂膠、熱固性膠體、熱敏性膠體及光刻膠中的至少一種。

可選地，所述氣體出口的數量為一個，所述氣體進口的數量為至少一個。

可選地，所述待封裝芯片包括至少一個填充區及至少一個空白區，其中，所述氣體進口及所述氣體出口設置在所述填充區，使得對應所述填充區形成所述底部填充膠，對應所述空白區形成間隙。

可選地，所述填充區分布在所述待封裝芯片的外圍，所述空白區分布在所述待封裝芯片組件的內部。

另外，本發明還提供一種大尺寸貼裝芯片結構，所述貼裝芯片結構優選采用本發明的制備方法制備得到，當然，也可以采用其他方法制備，所述大尺寸貼裝芯片結構包括：

基板；

待封裝芯片，貼裝在所述基板上；

底部填充膠，形成在所述待封裝芯片與所述基板之間，所述底部填充膠形成在需要填充的待封裝芯片與所述所述基板的區域之間，且所述底部填充膠內部無氣泡。

可選地，所述待封裝芯片的尺寸介于20×20mm～50×50mm之間。