[發明專利]一種高速一步多位逐次逼近-流水線混合型模數轉換器

有效

• 申請號: 202110304165.8
• 申請日: 2021-03-22
• 公開（公告）號: CN113225085B
• 公開（公告）日: 2022-12-02
• 發明（設計）人: 朱樟明;趙鑫;李登全;劉馬良;劉術彬;丁瑞雪
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H03M1/38
• 分類號: H03M1/38
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 劉長春

本發明涉及一種高速一步多位逐次逼近?流水線混合型模數轉換器，包括：N1(N1≥2)級子流水線結構、至少一個余差放大器和冗余位校正模塊，N1級子流水線結構中第一級子流水線結構至第(N1?1)級子流水線結構均包括一步多位逐次逼近型模數轉換器、數模轉換器和減法器，N1級子流水線結構中最后一級子流水線結構包括一步多位逐次逼近型模數轉換器。該模數轉換器中每一級采用一步多位逐次逼近型結構，可以在每個子級的轉換周期中轉化出多位數字碼，提高了傳統一步一位的逐次逼近?流水線模數轉器的每一級的轉換速率，從而提高了整個模數轉換器的轉換速度，同時結合逐次逼近?流水線混合架構的功耗低、復雜度低、線性度高的特點，實現了高性能的模數轉換器。

技術領域

本發明屬于模數轉換領域，具體涉及一種高速一步多位逐次逼近-流水線混合型模數轉換器。

背景技術

逐次逼近型模數轉換器(SAR ADC,Successive Approximation Register Analogto Digital Converter)是在每一次轉換過程中，通過遍歷所有的量化值并將其轉化為模擬值，將輸入信號與其逐一比較，最終得到要輸出的數字信號。逐次逼近型模數轉換器的結構簡單，功耗低等優點。一步多位逐次逼近型模數轉換器，是指在SAR ADC的基礎上，在一個轉化周期中連續量化多位數字碼，從而縮短量化周期數，提高模數轉換器的轉換速率，具有高速、低功耗的特點，一般應用高速、中高分辨率領域。

流水線型模數轉換器(Pipeline ADC,Pipeline Analog to Digital Converter)通過多級低分辨率全并行對輸入信號進行逐級量化，將低分辨率的量化碼進行編碼得到高分辨率的量化碼。由于采用流水線形式的工作模式，所以提高了轉換速率，一般運用在高速、高分辨率領域。

高速通信系統，如超寬帶、光通信等，要求模數轉換器具有高速高分辨率。然而，傳統的逐次逼近-流水線型模數轉換器每一級采用傳統一步一位逐次逼近型模數轉換器，即量化N位數字碼需要N個轉換周期，這種結構雖然降低了流水線模數轉換器的功耗與面積，但是降低了整體模數轉換器的轉換速度，因此，在高等分辨率高速場合轉換速率受到較大的限制。

發明內容

為了解決現有技術中存在的上述問題，本發明提供了一種高速一步多位逐次逼近-流水線混合型模數轉換器。本發明要解決的技術問題通過以下技術方案實現：

本發明實施例提供了一種高速一步多位逐次逼近-流水線混合型模數轉換器，包括：N1(N1≥2)級子流水線結構、至少一個余差放大器和冗余位校正模塊，相鄰兩級所述子流水線結構之間通過所述余差放大器連接，每級所述子流水線結構的數字信號輸出端與所述冗余位校正模塊的輸入端連接，所述冗余位校正模塊的輸出端輸出N位數字碼；其中，

所述N1級子流水線結構中第一級子流水線結構至第(N1-1)級子流水線結構均包括一步多位逐次逼近型模數轉換器、數模轉換器和減法器，所述一步多位逐次逼近型模數轉換器的輸入端與所述減法器的第一輸入端連接，所述一步多位逐次逼近型模數轉換器的輸出端與所述數模轉換器的輸入端、所述冗余位校正模塊的輸入端連接，所述數模轉換器的輸出端與所述減法器的第二輸入端連接，所述減法器的輸出端與所述余差放大器的輸入端連接；

所述N1級子流水線結構中最后一級子流水線結構包括所述一步多位逐次逼近型模數轉換器，所述一步多位逐次逼近型模數轉換器的輸入端與所述余差放大器的輸出端連接，所述一步多位逐次逼近型模數轉換器的輸出端與所述冗余位校正模塊的輸入端連接。

在本發明的一個實施例中，當所述N1級子流水線結構中子流水線結構的分辨率為偶數時，所述子流水線結構采用一步多位結構；

當所述子流水線結構的分辨率為奇數時，所述子流水線結構的前(M-1)/K個周期采用一步多位結構，最后一個周期采用一步一位結構。