[發(fā)明專利]一種張弛振蕩器和存儲芯片

在審

• 申請?zhí)枺?/td>: 202110303955.4
• 申請日: 2021-03-22
• 公開（公告）號: CN113054950A
• 公開（公告）日: 2021-06-29
• 發(fā)明（設(shè)計）人: 王艷
• 申請（專利權(quán)）人: 西安紫光國芯半導(dǎo)體有限公司
• 主分類號: H03K3/012
• 分類號: H03K3/012
• 代理公司: 北京眾達(dá)德權(quán)知識產(chǎn)權(quán)代理有限公司 11570
• 代理人: 吳瑩

本發(fā)明涉及時鐘振蕩器領(lǐng)域，具體涉及一種張弛振蕩器和存儲芯片。該張弛振蕩器包括：電流模比較器，用于獲取基準(zhǔn)偏置電流和基準(zhǔn)參考電壓，基于所述基準(zhǔn)偏置電流和所述基準(zhǔn)參考電壓，控制所述電流模比較器中的內(nèi)部電容的充放電；RS鎖存器，用于基于所述內(nèi)部電容的充放電，實現(xiàn)反復(fù)復(fù)位與置位，并輸出第一振蕩信號和第二振蕩信號第一沿加速電路，用于加速所述第一振蕩信號的上升沿或下降沿；第二沿加速電路，用于加速所述第二振蕩信號的上升沿或下降沿。本發(fā)明為第一振蕩信號配置了第一沿加速電路，為第二振蕩信號配置了第二沿加速電路，能夠?qū)崿F(xiàn)第一振蕩信號和第二振蕩信號的上升沿或下降沿的加速功能，從而提高了張弛振蕩器的振蕩頻率精度。

技術(shù)領(lǐng)域

本發(fā)明涉及時鐘振蕩器領(lǐng)域，具體涉及一種張弛振蕩器和存儲芯片。

背景技術(shù)

超低功耗張弛振蕩器作為實時時鐘電路的一種解決方案，正在應(yīng)用在可植入醫(yī)療設(shè)備、物聯(lián)網(wǎng)和可穿戴設(shè)備等片上系統(tǒng)中。

目前，如何提高超低功耗張弛振蕩器的振蕩頻率精度，是目前亟需解決的技術(shù)問題。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種張弛振蕩器和存儲芯片，以提高張弛振蕩器的振蕩頻率精度。

為實現(xiàn)上述目的，本發(fā)明實施例提供了以下方案：

第一方面，本發(fā)明實施例提供了一種張弛振蕩器，包括：

電流模比較器，用于獲取基準(zhǔn)偏置電流和基準(zhǔn)參考電壓，基于所述基準(zhǔn)偏置電流和所述基準(zhǔn)參考電壓，對所述電流模比較器中的內(nèi)部電容的充放電過程進行電壓比較，實現(xiàn)所述電流模比較器輸出狀態(tài)翻轉(zhuǎn)；

RS鎖存器，用于基于所述內(nèi)部電容的充放電和所述電流模比較器輸出狀態(tài)翻轉(zhuǎn)，實現(xiàn)反復(fù)復(fù)位與置位，并輸出第一振蕩信號和第二振蕩信號；

第一沿加速電路，用于加速所述第一振蕩信號的上升沿或下降沿；

第二沿加速電路，用于加速所述第二振蕩信號的上升沿或下降沿。

在一種可能的實施例中，所述第一沿加速電路包括：

第一觸發(fā)支路，用于在所述RS鎖存器產(chǎn)生所述第一振蕩信號時，導(dǎo)通所述第一沿加速電路；

第一加速電流輸出支路，用于在導(dǎo)通所述第一沿加速電路時，產(chǎn)生并向所述RS鎖存器的第一振蕩信號輸出端輸出第一加速電流；

所述第二沿加速電路包括：

第二觸發(fā)支路，用于在所述RS鎖存器產(chǎn)生所述第二振蕩信號時，導(dǎo)通所述第二沿加速電路；

第二加速電流輸出支路，用于在導(dǎo)通所述第二沿加速電路時，產(chǎn)生并向所述RS鎖存器的第二振蕩信號輸出端輸出第二加速電流。

在一種可能的實施例中，所述電流模比較器包括：振蕩電容、第一比較器支路、第二比較器支路和第一尾電流支路；

所述第一比較器支路和所述第二比較器支路的并聯(lián)電路與所述第一尾電流支路串聯(lián)在工作電壓端VDD和地之間；

所述振蕩電容連接在所述第一比較器支路和所述第二比較器支路之間；

所述第一比較器支路與所述第二比較器支路交替連接所述振蕩電容進行充放電；

所述第一尾電流輸出支路用于為所述第一比較器支路與所述第二比較器支路提供偏置電流，并為所述振蕩電容提供充電電流。

在一種可能的實施例中，所述RS鎖存器包括交叉耦合的兩個或非門電路。

在一種可能的實施例中，所述張弛振蕩器還包括：

基準(zhǔn)源產(chǎn)生電路，用于提供基準(zhǔn)偏置電流和基準(zhǔn)參考電壓。