[發明專利]一種半導體器件及其制備方法

有效

• 申請號: 202110303494.0
• 申請日: 2021-03-22
• 公開（公告）號: CN113192963B
• 公開（公告）日: 2022-07-01
• 發明（設計）人: 高庭庭;薛磊;劉小欣;耿萬波;孫昌志;杜小龍
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11556
• 分類號: H01L27/11556;H01L27/11582
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 汪阮磊

本發明公開了一種半導體器件及其制備方法，包括垂直貫穿堆棧的多個溝道結構，垂直貫穿所述堆棧且在平行于所述襯底的橫向方向延伸的至少兩條第一柵線縫隙，以及位于相鄰兩條所述第一柵線縫隙之間且在所述橫向方向延伸的多條頂部選擇柵切線。相鄰兩條所述第一柵線縫隙之間具有多條頂部選擇柵切線，可以將所述多個溝道結構的頂部選擇柵極隔開成多個部分，通過控制不同部分的頂部選擇柵極可以實現每個溝道結構的存儲功能，因此本發明可以同時增加溝道結構的列數和頂部選擇柵切線的條數來提高存儲容量。

技術領域

本發明總體上涉及電子器件，并且更具體的，涉及一種半導體器件及其制備方法。

背景技術

目前，在三維存儲器中，通常在兩條柵線縫隙(Gate Line Slit,GLS)之間(一個塊結構)設置9列溝道結構，這9列溝道結構對應于一個頂部選擇柵極(Top Select Gate,TSG)，因此簡稱為“9孔溝道陣列”。在9孔溝道陣列中，頂部選擇柵極被1條頂部選擇柵切線(Top Select Gate Cut,TSG Cut)分割為兩部分，且頂部選擇柵切線一般由絕緣的氧化物材料形成。在一個塊結構中，一條位線連接位于頂部選擇柵切線兩邊的兩個溝道結構，通過分別控制所述兩部分頂部選擇柵極可以選定其中一個溝道結構，進而可以實現每個溝道結構的存儲功能。

兩條柵線縫隙可以界定一個塊結構，通過增加多條柵線縫隙來增加塊結構的數量是一種常見的提高存儲容量的方法，而如何進一步提高存儲容量是亟待解決的問題。

發明內容

本發明的目的在于提供一種半導體器件及其制備方法，旨在增加一個塊結構中的溝道結構和頂部選擇柵切線的數量，從而提高存儲容量。

一方面，本發明提供一種半導體器件，包括：

襯底；

設于所述襯底上的堆棧，所述堆棧包括交替堆疊的層間絕緣層和柵極層；

多個溝道結構，垂直貫穿所述堆棧；

至少兩條第一柵線縫隙，垂直貫穿所述堆棧且沿平行于所述襯底的橫向方向延伸；

多條頂部選擇柵切線，位于相鄰兩條所述第一柵線縫隙之間且在所述橫向方向延伸。

進一步優選的，還包括垂直貫穿所述堆棧，且位于相鄰兩條所述第一柵線縫隙之間的一個或多個第二柵線縫隙。

進一步優選的，所述多條頂部選擇柵切線將相鄰兩條所述第一柵線縫隙之間的所述溝道結構分成多個存儲區，所述第二柵線縫隙位于相鄰兩個所述存儲區之間。

進一步優選的，所述多個第二柵線縫隙沿所述頂部選擇柵切線排成一列，每個所述第二柵線縫隙到相鄰兩條所述第一柵線縫隙的距離相等。

進一步優選的，所述多個第二柵線縫隙沿所述頂部選擇柵切線排成多列，相鄰兩列所述第二柵線縫隙在所述橫向方向交錯分布。

進一步優選的，相鄰兩列所述第二柵線縫隙之間間隔兩個所述存儲區，每條所述第一柵線縫隙與相鄰的一列所述第二柵線縫隙之間間隔兩個所述存儲區。

進一步優選的，同一列所述第二柵線縫隙中的多個第二柵線縫隙沿所述橫向方向間隔排列。

進一步優選的，相鄰兩個所述存儲區之間具有間隔區，每條所述頂部選擇柵切線位于一個所述間隔區，每個所述第二柵線縫隙位于一個所述間隔區。

進一步優選的，所述半導體器件在平行于所述襯底的縱向方向上劃分為多個塊結構，所述塊結構在所述縱向方向上劃分為多個指狀結構，至少一條所述第一柵線縫隙位于同一所述塊結構中的相鄰所述指狀結構之間。

進一步優選的，所述第一柵線縫隙包括垂直貫穿所述堆棧且在所述橫向方向延伸的第一柵線切口，以及依次填充在所述第一柵線切口中的絕緣層和導電層。