[發(fā)明專利]一種非易失性存儲器及其驗證讀取方法

有效

• 申請?zhí)枺?/td>: 202110302047.3
• 申請日: 2021-03-22
• 公開（公告）號: CN112967745B
• 公開（公告）日: 2022-01-04
• 發(fā)明（設(shè)計）人: 許鋒;李達;張安;靳磊;田瑤瑤;王啟光
• 申請（專利權(quán)）人: 長江存儲科技有限責(zé)任公司
• 主分類號: G11C16/08
• 分類號: G11C16/08;G11C16/10;G11C16/26;G11C16/34
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 駱希聰

1.一種非易失性存儲器，包括：

存儲單元陣列，包括多條存儲串，每條存儲串包括多個存儲單元、底部選擇管和頂部選擇管；

多條字線，分別連接所述多個存儲單元；

串選擇線，連接到所述頂部選擇管；

地選擇線，連接到所述底部選擇管；

控制器，被配置為在驗證讀取階段之前的預(yù)脈沖階段中，

控制地選擇線使將選擇的存儲串和/或非選擇的存儲串的底部選擇管關(guān)斷；

控制字線使各存儲串中的存儲單元導(dǎo)通；

控制串選擇線使選擇的存儲串中的頂部選擇管和/或非選擇的存儲串中的頂部選擇管在整個所述預(yù)脈沖階段中關(guān)斷以進行預(yù)脈沖。

2.根據(jù)權(quán)利要求1所述的非易失性存儲器，其特征在于，所述控制器被配置為在所述預(yù)脈沖階段中，

控制串選擇線使選擇的存儲串中的頂部選擇管關(guān)斷并使非選擇的存儲串中的頂部選擇管導(dǎo)通以對選擇存儲串進行預(yù)脈沖。

3.根據(jù)權(quán)利要求1或2所述的非易失性存儲器，其特征在于，所述控制器還被配置在所述驗證讀取階段中，

將選擇的存儲串的底部選擇管打開；

關(guān)斷非選擇的存儲串的頂部選擇管、選通選擇的存儲串的頂部選擇管；以及

向非選中字線施加導(dǎo)通電壓并向選中字線施加編程驗證電壓。

4.根據(jù)權(quán)利要求1所述的非易失性存儲器，其特征在于，所述多個存儲單元的柵極分別與多條存儲單元字線連接；

所述串選擇線與所述頂部選擇管的柵極連接；

所述地選擇線與所述底部選擇管的柵極連接。

5.根據(jù)權(quán)利要求1所述的非易失性存儲器，其特征在于，所述驗證讀取階段緊接所述預(yù)脈沖階段。

6.根據(jù)權(quán)利要求1所述的非易失性存儲器，其特征在于，所述非易失性存儲器是3DNAND存儲器。

7.一種非易失性存儲器的驗證讀取方法，所述非易失性存儲器包括存儲單元陣列，所述存儲單元陣列包括多條存儲串，每條存儲串包括多個存儲單元、底部選擇管和頂部選擇管，所述非易失性存儲器還包括多條字線、地選擇線和串選擇線；其中，所述多條字線分別連接所述多個存儲單元，所述串選擇線連接到所述頂部選擇管，所述地選擇線連接到所述底部選擇管；所述方法包括在驗證讀取階段之前的預(yù)脈沖階段中，

控制地選擇線使將選擇的存儲串和/或非選擇的存儲串的底部選擇管關(guān)斷；

控制字線使各存儲串中的存儲單元導(dǎo)通；

控制串選擇線使選擇的存儲串中的頂部選擇管和/或非選擇的存儲串中的頂部選擇管在整個所述預(yù)脈沖階段中關(guān)斷以進行預(yù)脈沖。

8.根據(jù)權(quán)利要求7所述的非易失性存儲器的驗證讀取方法，其特征在于，在所述預(yù)脈沖階段中，

控制串選擇線使選擇的存儲串中的頂部選擇管關(guān)斷并使非選擇的存儲串中的頂部選擇管導(dǎo)通以對選擇存儲串進行預(yù)脈沖。

9.根據(jù)權(quán)利要求7或8所述的非易失性存儲器的驗證讀取方法，其特征在于，還包括在所述驗證讀取階段中，

將選擇的存儲串的底部選擇管打開；

關(guān)斷非選擇的存儲串的頂部選擇管、選通選擇的存儲串的頂部選擇管；以及

向非選中字線施加導(dǎo)通電壓并向選中字線施加編程驗證電壓。

10.一種非易失性存儲器的編程方法，所述非易失性存儲器包括存儲單元陣列，所述存儲單元陣列包括多個存儲單元，所述方法包括以下步驟：

對所述多個存儲單元施加編程信號；

根據(jù)權(quán)利要求7-9任一項所述的方法對所述多個存儲單元進行編程驗證。