[發明專利]一種非易失性存儲器及其驗證讀取方法

有效

• 申請號: 202110302047.3
• 申請日: 2021-03-22
• 公開（公告）號: CN112967745B
• 公開（公告）日: 2022-01-04
• 發明（設計）人: 許鋒;李達;張安;靳磊;田瑤瑤;王啟光
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C16/08
• 分類號: G11C16/08;G11C16/10;G11C16/26;G11C16/34
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 駱希聰

本發明提供一種非易失性存儲器，包括：存儲單元陣列，包括多條存儲串，每條存儲串包括多個存儲單元、底部選擇管和頂部選擇管；多條字線，分別連接所述多個存儲單元；串選擇線，連接到所述頂部選擇管；地選擇線，連接到所述底部選擇管；控制器，被配置為在驗證讀取階段之前的預脈沖階段中，控制地選擇線使將選擇的存儲串和/或非選擇的存儲串的底部選擇管關斷；控制字線使各存儲串中的存儲單元導通；控制串選擇線使選擇的存儲串中的頂部選擇管和/或非選擇的存儲串中的頂部選擇管關斷以進行預脈沖。

技術領域

本發明主要涉及半導體技術，尤其涉及一種非易失性存儲器及其驗證讀取方法。

背景技術

半導體存儲器可以包括易失性存儲器(volatile memory，VM)和非易失性存儲器(non-volatile memory，NVM)。易失性存儲器通常可以作為操作系統或其他正在運行程序的臨時存儲介質，如內存。當電源關閉時，易失性存儲器不能保留數據。非易失性存儲器則用于存儲需長期保留的數據，如硬盤。在突然斷電或關閉電源的時候，非易失性存儲器仍會保留數據。非易失性存儲器的示例包括閃存(Flash memory)、只讀存儲器ROM或電可擦出可編程只讀EEPROM等。

3D-Nand flash芯片，在越來越多的領域體現出廣泛的應用價值。如智能手機、固態存儲、SD Card和USB等方面。即將迎來的5G時代更是對云存儲和云交互帶來很多機會與挑戰，這也就對存儲器的性能提出了更高的要求。

發明內容

本發明要解決的技術問題是提供一種非易失性存儲器及其驗證讀取方法，有效減小非易失性存儲器在編程驗證的預脈沖期間產生的峰值功耗。

為解決上述技術問題，本發明提供了一種非易失性存儲器，包括：存儲單元陣列，包括多條存儲串，每條存儲串包括多個存儲單元、底部選擇管和頂部選擇管；多條字線，分別連接所述多個存儲單元；串選擇線，連接到所述頂部選擇管；地選擇線，連接到所述底部選擇管；控制器，被配置為在驗證讀取階段之前的預脈沖階段中，控制地選擇線使將選擇的存儲串和/或非選擇的存儲串的底部選擇管關斷；

控制字線使各存儲串中的存儲單元導通；

控制串選擇線使選擇的存儲串中的頂部選擇管和/或非選擇的存儲串中的頂部選擇管關斷以進行預脈沖。

在本發明的一實施例中，所述控制器還被配置為在所述預脈沖階段中，控制串選擇線使選擇的存儲串中的頂部選擇管關斷并使非選擇的存儲串中的頂部選擇管導通以對選擇存儲串進行預脈沖。

在本發明的一實施例中，所述控制器還被配置在所述驗證讀取階段中，將選擇的存儲串的底部選擇管打開；關斷非選擇的存儲串的頂部選擇管、選通選擇的存儲串的頂部選擇管；以及向非選中字線施加導通電壓并向選中字線施加編程驗證電壓。

在本發明的一實施例中，所述多條存儲單元字線分別與多個存儲單元的柵極連接；所述串選擇線與所述頂部選擇管的柵極連接；所述地選擇線與所述底部選擇管的柵極連接。

在本發明的一實施例中，所述驗證讀取階段緊接所述預脈沖階段。

在本發明的一實施例中，所述非易失性存儲器是3D NAND存儲器。

本發明還提供一種非易失性存儲器的驗證讀取方法，所述非易失性存儲器包括存儲單元陣列，所述存儲單元陣列包括多條存儲串，每條存儲串包括多個存儲單元、底部選擇管和頂部選擇管，所述非易失性存儲器還包括多條字線、地選擇線和串選擇線；其中，所述多條字線分別連接所述多個存儲單元，所述串選擇線連接到所述頂部選擇管，所述地選擇線連接到所述底部選擇管；所述方法包括在驗證讀取階段之前的預脈沖階段中，控制地選擇線使將選擇的存儲串和/或非選擇的存儲串的底部選擇管關斷；控制字線使各存儲串中的存儲單元導通；控制串選擇線使選擇的存儲串中的頂部選擇管和/或非選擇的存儲串中的頂部選擇管關斷以進行預脈沖。