[發明專利]一種芯片測試篩選方法

在審

• 申請號: 202110297692.0
• 申請日: 2021-03-19
• 公開（公告）號: CN112798940A
• 公開（公告）日: 2021-05-14
• 發明（設計）人: 邱翊琛
• 申請（專利權）人: 普冉半導體（上海）股份有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 上海元好知識產權代理有限公司 31323
• 代理人: 張靜潔;曹媛

本發明公開了一種芯片測試篩選方法，包括：S1、選取一芯片中相鄰的若干位線，其中，相鄰的兩個所述位線之間存在壓差，所述位線存在已調整后的偏置電壓；S2、令相鄰的兩個所述位線之間的介質受壓；S3、將所述已調整后的偏置電壓恢復至正常偏置電壓，判斷所述芯片是否存在至少一所述介質被擊穿。本發明可篩選出以往在應用階段才出現的可靠性風險芯片，不同批次中存在風險的芯片都能夠篩選出。

技術領域

本發明涉及集成電路芯片測試領域，具體涉及一種芯片測試篩選方法。

背景技術

芯片的工藝制程的不斷縮小，為了縮減制造成本，在芯片制造中，相鄰位線(英文為bitline)的間距變得越來越小，部分芯片在工藝發生偏差時，相鄰位線間的介質在持續高壓下可靠性變差，在使用過程中介質因高壓被擊穿。現有的對位線短路(應為為bitlineshort，請參閱圖1所示，圖1中虛線處即為bitline short)的測試方案，針對的是已發生的，即在未測試前已經發生的情況。本發明不僅可以篩選出測試前已發生，還可以篩選出未發生且在應用中有風險的芯片。

發明內容

本發明的目的在于提供一種芯片測試篩選方法，可在測試階段將背景技術中提到的芯片篩除，采用高壓及時間兩個維度加速的方式將存在可靠性風險的芯片在測試階段篩選出。

為了達到上述目的，本發明采用的技術方案如下：

一種芯片測試篩選方法，包括：

S1、選取一芯片中相鄰的若干位線，其中，相鄰的兩個所述位線之間存在壓差，所述位線存在已調整后的偏置電壓；

S2、令相鄰的兩個所述位線之間的介質受壓；

S3、將所述已調整后的偏置電壓恢復至正常偏置電壓，判斷所述芯片是否存在至少一所述介質被擊穿。

進一步地，所述步驟S1之前還包括：

通過寫棋盤格數據的方式使所述芯片中所有的相鄰的兩個位線之間產生壓差，其中，所述棋盤格由若干“1”和若干“0”,“1”的上下左右為“0”，“0”的上下左右為“1”。

進一步地，在寫棋盤格數據時，所述位線處于正常的偏置電壓。

進一步地，所述步驟S1之前還包括：

調整所述位線的偏置電壓，以使相鄰的兩個所述位線的偏置電壓分別調整至所述正常的偏置電壓的正、負百分之一百三十。

進一步地，所述介質受壓的時間為100ms～900ms。

進一步地，通過反復寫棋盤格數據若干次，使相鄰位線之間的介質受壓。

進一步地，所述步驟S3具體包括：

將所述芯片的已調整后的偏置電壓恢復至正常偏置電壓；

對所述芯片所有的存儲陣列進行擦寫；

判斷所述芯片是否能正確寫入目標的棋盤格數據，若是，判定所述芯片為安全芯片，若否，判定所述芯片為失效芯片。

進一步地，所述芯片為存儲芯片和/或控制芯片。

與現有技術相比，本發明至少具有以下優點之一：

(1)此類芯片的失效屬于早期失效，可通過加大電壓和加長時間來加速失效，篩選出以往在應用階段才出現的可靠性風險芯片，不同批次中存在風險的芯片都能夠篩選出。

(2)發生擊穿后，恢復正常的偏置電壓，此時位線上的電壓產生壓降，偏置電壓不正確不能正確寫入目標的棋盤格數據。

附圖說明

圖1為本發明一實施例中芯片測試篩選方法的結構示意圖。

具體實施方式