[發(fā)明專利]一種芯片測(cè)試篩選方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202110297692.0
• 申請(qǐng)日: 2021-03-19
• 公開（公告）號(hào): CN112798940A
• 公開（公告）日: 2021-05-14
• 發(fā)明（設(shè)計(jì)）人: 邱翊琛
• 申請(qǐng)（專利權(quán)）人: 普冉半導(dǎo)體（上海）股份有限公司
• 主分類號(hào): G01R31/28
• 分類號(hào): G01R31/28
• 代理公司: 上海元好知識(shí)產(chǎn)權(quán)代理有限公司 31323
• 代理人: 張靜潔;曹媛

1.一種芯片測(cè)試篩選方法，其特征在于，包括：

S1、選取一芯片中相鄰的若干位線，其中，相鄰的兩個(gè)所述位線之間存在壓差，所述位線存在已調(diào)整后的偏置電壓；

S2、令相鄰的兩個(gè)所述位線之間的介質(zhì)受壓；

S3、將所述已調(diào)整后的偏置電壓恢復(fù)至正常偏置電壓，判斷所述芯片是否存在至少一所述介質(zhì)被擊穿。

2.如權(quán)利要求1所述的芯片測(cè)試篩選方法，其特征在于，所述步驟S1之前還包括：

通過寫棋盤格數(shù)據(jù)的方式使所述芯片中所有的相鄰的兩個(gè)位線之間產(chǎn)生壓差，其中，所述棋盤格由若干“1”和若干“0”,“1”的上下左右為“0”，“0”的上下左右為“1”。

3.如權(quán)利要求2所述的芯片測(cè)試篩選方法，其特征在于，在寫棋盤格數(shù)據(jù)時(shí)，所述位線處于正常的偏置電壓。

4.如權(quán)利要求3所述的芯片測(cè)試篩選方法，其特征在于，所述步驟S1之前還包括：

調(diào)整所述位線的偏置電壓，以使相鄰的兩個(gè)所述位線的偏置電壓分別調(diào)整至所述正常的偏置電壓的正、負(fù)百分之一百三十。

5.如權(quán)利要求1所述的芯片測(cè)試篩選方法，其特征在于，所述介質(zhì)受壓的時(shí)間為100ms～900ms。

6.如權(quán)利要求2所述的芯片測(cè)試篩選方法，其特征在于，通過反復(fù)寫棋盤格數(shù)據(jù)若干次，使相鄰位線之間的介質(zhì)受壓。

7.如權(quán)利要求1所述的芯片測(cè)試篩選方法，其特征在于，所述步驟S3具體包括：

將所述芯片的已調(diào)整后的偏置電壓恢復(fù)至正常偏置電壓；

對(duì)所述芯片所有的存儲(chǔ)陣列進(jìn)行擦寫；

判斷所述芯片是否能正確寫入目標(biāo)的棋盤格數(shù)據(jù)，若是，判定所述芯片為安全芯片，若否，判定所述芯片為失效芯片。

8.如權(quán)利要求2所述的芯片測(cè)試篩選方法，其特征在于，所述芯片為存儲(chǔ)芯片和/或控制芯片。