[發明專利]一種基于系統級模擬集成電路設計參數自動優化方法

在審

• 申請號: 202110295747.4
• 申請日: 2021-03-19
• 公開（公告）號: CN112906329A
• 公開（公告）日: 2021-06-04
• 發明（設計）人: 萬景;宗鈺;張征;黃益飛;房華
• 申請（專利權）人: 蘇州復鵠電子科技有限公司
• 主分類號: G06F30/33
• 分類號: G06F30/33;G06F30/337
• 代理公司: 重慶百潤洪知識產權代理有限公司 50219
• 代理人: 陳萬江

本發明涉及集成電路設計技術領域，特別涉及一種基于系統級模擬集成電路設計參數自動優化方法；包括以下步驟：A1、定義設計目標；A2、固定電路架構；A3、將電路劃分為A個子電路模塊；A4、將子電路模塊參數優化結果的組合作為參數上傳給總電路；A5、總電路利用子電路模塊參數優化結果的組合結合剩余的元件進行參數優化；A6、在優化結果中選擇符合設計目標的一組設計參數；A7、更新設計。本發明將大型電路參數優化分解為多個子電路參數優化，能夠減小電路參數優化的難度與時間，同時可建立子電路模塊優化結果庫以便于設計師調用，使得設計過程更加便捷高效，在子電路參數優化方面，結合兩種解決方案，可適應多種情況。

技術領域

本發明涉及集成電路設計技術領域，特別涉及一種基于系統級模擬集成電路設計參數自動優化方法。

背景技術

如圖3所示，模擬集成電路設計參數優化一般流程如下，給定模擬電路設計目標和電路架構，設計師通過自身經驗或相關優化方法，找到符合設計目標的設計參數。本質上這是一個高維的參數尋優問題，利用數學知識，可以將其轉化為有約束的非線性規劃問題并借助優化算法進行求解。

運用優化算法所獲得的非線性規劃解集允許設計者從一組相互沖突的設計指標中做出最佳選擇,是解決電路最優設計的根本途徑。但基于優化算法的非線性規劃需要很大的計算量,尤其是需要調用電路仿真軟件進行電路性能指標仿真時。隨著電路規模增大，影響電路性能參數的因子增多，優化所需的時間也將指數增加，嚴重拖慢了優化速度。

對于大型電路，使用現有電路仿真軟件進行一次仿真的時間較長，運用優化算法進行參數尋優需要進行大量的電路仿真，性能參數計算。因此，縮短單次仿真消耗時間，能較大幅度提升電路參數優化的速度。

為此，提出一種基于系統級模擬集成電路設計參數自動優化方法。

發明內容

本發明的目的在于提供一種基于系統級模擬集成電路設計參數自動優化方法，解決了目前行業內沒有相關商業軟件可以做到，大型電路單次仿真需要時間過長，當電路規模增大，影響電路性能參數的因子增多，優化所需的時間會指數增加，嚴重拖慢了優化速度的問題。

為了實現上述目的，本發明的技術方案如下：

一種基于系統級模擬集成電路設計參數自動優化方法，包括以下步驟：

A1、定義設計目標；

A2、固定電路架構；

A3、將電路劃分為A個子電路模塊；

A4、將子電路模塊參數優化結果的組合作為參數上傳給總電路；

A5、總電路利用子電路模塊參數優化結果的組合結合剩余的元件進行參數優化；

A6、在優化結果中選擇符合設計目標的一組設計參數；

A7、更新設計。

具體的，所述步驟A4中，獲得子電路模塊參數優化結果的組合方法包含：

方法一：建立子電路模塊庫，保存相應參數優化結果，當所需子電路模塊在該庫中時可直接調用其參數優化結果。

方法二：通過計算機并發計算得到元器件的設計參數值，使用優化算法，優化參數直到符合用戶設定條件。

具體的，所述步驟A5中，總電路參數優化方法包含：

方法三：利用子電路模塊的優化性能參數建立宏模型代替原本的子電路模塊使用方法二進行總電路的參數優化。

方法四：將子電路優化參數的組合作為變量，結合剩余元件，通過計算機并發計算得到元器件的設計參數值，使用優化算法，優化參數直到符合用戶設定條件。

本發明的有益效果為：