[發明專利]半導體裝置以及半導體裝置的制造方法

在審

• 申請號: 202110294418.8
• 申請日: 2021-03-19
• 公開（公告）號: CN113451512A
• 公開（公告）日: 2021-09-28
• 發明（設計）人: 柴田寬
• 申請（專利權）人: 拉碧斯半導體株式會社
• 主分類號: H01L49/02
• 分類號: H01L49/02
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 舒艷君;金雪梅

本發明提供一種能夠使溝道電容器的電容增大并且抑制電容絕緣膜的耐壓降低的半導體裝置。具有：半導體基板；溝道，從半導體基板的一個面朝向內部延長，在側壁表面具有凹凸結構；半導體膜，形成為覆蓋溝道的側壁表面且從側壁表面連續地沿半導體基板的一個面延伸；對置電極，具有第一部分和第二部分，其中，上述第一部分設置于隔著半導體膜與半導體基板對置的位置，上述第一部分沿半導體基板的一個面延伸，上述第二部分從第一部分連續地延伸以填充溝道；以及絕緣膜，使半導體膜與對置電極絕緣。

技術領域

本發明涉及半導體裝置以及半導體裝置的制造方法。

背景技術

伴隨著半導體制造技術的提高，在電路內的每單位面積(單位信息投影面積)搭載更多且高性能的元件的高密度化正在發展。在用于半導體存儲器等的電容器元件中，已知有通過在半導體基板形成槽(溝道)，并進行三維結構化來增大表面積，從而提高每單位面積的電容密度的方法。

另外，在MEMS(Micro Electro Mechanical Systems：微電子機械系統)領域中，作為加工半導體基板的技術已知有博世蝕刻技術。在博世蝕刻技術中，通過一邊反復蝕刻步驟和側壁的鈍化步驟一邊挖入半導體基板，在半導體基板上形成槽形狀。在使用博世蝕刻技術形成的槽的側面產生鱗片狀的凹凸(scallop)。

形成有凹凸的面的表面積比平滑的面大。因此，提出了通過以博世蝕刻形成溝道，而在側壁部分設置凹凸結構來增大表面積，從而使溝道電容器的電容增大的方法(例如，專利文獻1、專利文獻2)。

專利文獻1：美國專利申請公開第2012/0127625號公報

專利文獻2：美國專利10,510,828號

通過博世蝕刻形成的鱗片狀的凹凸結構的前端附近具有銳角形狀(即，尖頭形)的凸部。因此，在利用在側壁表面具有凹凸結構的溝道來形成電容器(溝道電容器)的情況下，形成于溝道的側壁表面的電容絕緣膜在凹凸結構的銳角形狀的部分薄膜化。另外，在向對置電極施加電壓時，電場集中在該銳角形狀的部分。這些均存在導致電容絕緣膜的耐壓降低的問題。

另外，在通過博世蝕刻形成了凹凸結構的側壁的表面，也會產生比該凹凸結構小的、被識別為表面粗糙的等級的微小的凹凸。在這樣的微小的凹凸的角的部分也會產生電容絕緣膜的薄膜化、電場集中，仍然存在成為電容絕緣膜的耐壓降低的因素的問題。

發明內容

本發明是鑒于上述問題點而完成的，目的在于提供一種能夠使溝道電容器的電容增大并且抑制電容絕緣膜的耐壓降低的半導體裝置。

本發明的半導體裝置的特征在于，具有：半導體基板；溝道，從上述半導體基板的一個面朝向內部延長，在側壁表面具有凹凸結構；半導體膜，形成為覆蓋上述溝道的側壁表面且從上述側壁表面連續地沿上述半導體基板的上述一個面延伸；對置電極，具有第一部分和第二部分，其中，上述第一部分設置于隔著上述半導體膜與上述半導體基板對置的位置，上述第一部分沿上述半導體基板的上述一個面延伸，上述第二部分從上述第一部分連續地延伸以填充上述溝道；以及絕緣膜，使上述半導體膜與上述對置電極絕緣。

另外，本發明的半導體裝置的制造方法的特征在于，包含：通過博世蝕形成溝道的步驟，其中，上述溝道從半導體基板的一個面朝向內部延長；形成半導體膜的步驟，上述半導體膜形成為覆蓋上述溝道的側壁表面且從上述側壁表面連續地沿上述半導體基板的上述一個面延伸；在上述半導體膜的表面形成絕緣膜的步驟；以及在上述絕緣膜上形成對置電極的步驟，其中，上述對置電極具有第一部分和第二部分，上述第一部分沿上述半導體基板的上述一個面延伸，上述第二部分從上述第一部分連續地延伸以填充上述溝道。

根據本發明的半導體裝置，能夠抑制電容絕緣膜的耐壓降低，并且增大溝道電容器的每單位面積的電容。

附圖說明

圖1A是表示本發明的實施例1的半導體裝置的結構的剖視圖。