[發(fā)明專利]FinFET中單擴散區(qū)切斷結構的制造方法

在審

• 申請?zhí)枺?/td>: 202110291474.6
• 申請日: 2021-03-18
• 公開（公告）號: CN113130402A
• 公開（公告）日: 2021-07-16
• 發(fā)明（設計）人: 李勇
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 上海浦一知識產(chǎn)權代理有限公司 31211
• 代理人: 郭四華

本發(fā)明公開了一種FinFET中單擴散區(qū)切斷結構的制造方法，包括：步驟一、形成多個鰭體；步驟二、形成偽柵極結構；步驟三、形成嵌入式外延層；步驟四、形成第零層層間膜；步驟五、進行形成單擴散區(qū)切斷結構的工藝，包括：步驟51、光刻定義出單擴散區(qū)切斷結構的形成區(qū)域；步驟52、對單擴散區(qū)切斷結構的形成區(qū)域內(nèi)的偽柵極結構和鰭體進行刻蝕形成第一凹槽；步驟53、在第一凹槽中填充具有應力的第一介質(zhì)材料層；步驟54、對第一介質(zhì)材料層進行回刻；步驟55、在頂部子凹槽中填充第二多晶硅層；步驟六、進行金屬柵置換工藝。本發(fā)明能避免嵌入式外延層外延時形成小平面缺陷和使嵌入式外延層的應力得到保持，工藝控制更加容易。

技術領域

本發(fā)明涉及一種半導體集成電路制造方法，特別是涉及一種鰭式場效應晶體管(FinFET transistor)中單擴散區(qū)切斷結構的制造方法。

背景技術

FinFET中通常采用雙擴散區(qū)切斷(Double Diffusion Break，DDB)結構和單擴散區(qū)切斷(Single Diffusion Break，SDB)結構來實現(xiàn)有源區(qū)的隔離，器件單元如標準邏輯單元(Logic Standard Cell)的有源區(qū)的寬度是按照多晶硅柵步進(Contacted poly pitch，CPP)來計算的，其中，DDB結構中至少包括了兩個偽柵極結構，而SDB結構僅需占用一個偽柵極結構的寬度，故DDB需要再額外增加一個CPP寬度，SDB能將有源區(qū)的寬度設置為最小，SDB工藝形成的器件密度更高，器件面積更小，SDB工藝技術通常會在14nm以下的工藝節(jié)點中采用。

如圖1所示，是現(xiàn)有FinFET中單擴散區(qū)切斷結構的制造方法對應的FinFET的版圖結構；如圖2A至圖2C所示，是現(xiàn)有FinFET中單擴散區(qū)切斷結構的制造方法各步驟中沿圖4中的虛線BB1處的剖面圖；現(xiàn)有FinFET中單擴散區(qū)切斷結構的制造方法，包括如下步驟：

步驟一、如圖2A所示，在半導體襯底101a上形成多個鰭體101。

步驟二、如圖2A所示，對虛線框103所示的單擴散區(qū)切斷結構的形成區(qū)域的所述鰭體101進行刻蝕形成凹槽。圖1中也顯示了單擴散區(qū)切斷結構的形成區(qū)域對應的虛線框103。

步驟三、如圖2A所示，采用流動式化學氣相沉積工藝(FCVD)同時在鰭體101的間隔區(qū)域形成隔離氧化層105和在SDB的形成區(qū)域的凹槽中填充氧化層106。FCVD工藝完成后還包括退火工藝使隔離氧化層105固化。

各所述鰭體101之間的間隔區(qū)域中填充有隔離氧化層105，所述隔離氧化層105的頂部表面低于所述鰭體101的頂部表面。氧化層106也同樣被被回刻。

步驟四、如圖2A所示，形成偽柵極結構，在柵極形成區(qū)域中，所述偽柵極結構覆蓋在所述鰭體101的側面和頂部表面；所述偽柵極結構由第一柵介質(zhì)層和第一多晶硅柵102疊加而成。圖1、圖2A中僅顯示了所述第一多晶硅柵102，所述第一柵介質(zhì)層未顯示。

步驟二的FCVD工藝加退火工藝中有可能是所述鰭體101產(chǎn)生損耗，凹槽的尺寸會變得，這時SDB形成區(qū)域的所述偽柵極結構的寬度有可能小于凹槽的寬度，這會對后續(xù)的嵌入式外延層的外延生長產(chǎn)生不利影響。

當凹槽的寬度變小后，能避免SDB形成區(qū)域的所述偽柵極結構的寬度小于凹槽的寬度，這是一種理想狀態(tài)，圖2A中對應于理想狀態(tài)。所以現(xiàn)有方法能對偽柵極結構和嵌入式外延層的形成工藝產(chǎn)生不利影響，不利于工藝控制。

由圖1所示可知，在俯視面上，所述偽柵極結構呈條形結構且所述偽柵極結構的條形結構和所述鰭體101的條形結構垂直。

在所述偽柵極結構形成后還包括在所述偽柵極結構側面形成側墻104的步驟。

步驟五、在所述偽柵極結構兩側的所述鰭體101中形成嵌入式外延層。

如圖2A所示，步驟五包括如下分步驟：