[發(fā)明專利]半導體裝置

在審

• 申請?zhí)枺?/td>: 202110291207.9
• 申請日: 2021-03-18
• 公開（公告）號: CN113437139A
• 公開（公告）日: 2021-09-24
• 發(fā)明（設計）人: 平田大介;山本晃央
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L29/417
• 分類號: H01L29/417;H01L29/423;H01L29/78
• 代理公司: 北京天昊聯(lián)合知識產(chǎn)權代理有限公司 11112
• 代理人: 何立波;張?zhí)焓?/td>

得到能夠減小導線鍵合的接合強度的波動，提高可靠性的半導體裝置。半導體裝置具有與導線(14)之間的鍵合區(qū)域。在鍵合區(qū)域，在半導體基板(1)的主面設置有氧化膜(6)。在氧化膜(6)之上設置有多晶硅層(13)。在多晶硅層(13)之上局部地設置有層間膜(7)。在多晶硅層(13)和層間膜(7)之上設置有阻擋金屬(10)。在阻擋金屬(10)之上設置有電極(11)。

技術領域

本發(fā)明涉及半導體裝置。

背景技術

在對鋁電極進行導線鍵合時，鋁沿超聲波振動方向受到排斥。因此，導線與鋁電極的接合強度產(chǎn)生波動，所以成為使半導體裝置的可靠性降低的一個原因。與此相對，公開了在鍵合區(qū)域，在鋁電極之下局部地設置有層間膜的半導體裝置(例如，參照專利文獻1)。由此，在鋁電極的表面產(chǎn)生凹凸，因此能夠抑制導線鍵合時的鋁的排斥。

專利文獻1：日本特開2012-109419號公報

有時在鋁電極之下形成有阻擋金屬層。存在下述問題，即，由于阻擋金屬與層間膜之間的密接性差，所以半導體裝置的可靠性降低。

發(fā)明內(nèi)容

本發(fā)明就是為了解決上述這樣的課題而提出的，其目的在于，得到能夠減小導線鍵合的接合強度的波動，提高可靠性的半導體裝置。

本發(fā)明涉及的半導體裝置具有與導線之間的鍵合區(qū)域，該半導體裝置的特征在于，具有：半導體基板；氧化膜，其在所述鍵合區(qū)域設置于所述半導體基板的主面；多晶硅層，其設置于所述氧化膜之上；層間膜，其在所述多晶硅層之上局部地設置；阻擋金屬，其直接設置于所述多晶硅層和所述層間膜之上；以及電極，其設置于所述阻擋金屬之上。

發(fā)明的效果

在本發(fā)明中，在鍵合區(qū)域局部地設置有層間膜，在其上設置有阻擋金屬以及鋁電極。由此，在導線鍵合時，層間膜相對于阻擋金屬以及鋁電極而成為錨，因此能夠抑制鋁電極的構成金屬的排斥。因此，能夠減小導線鍵合的接合強度的波動。另外，在層間膜之下形成多晶硅層。阻擋金屬與多晶硅層之間的密接性比阻擋金屬與層間膜之間的密接性強。因此，通過多晶硅層對阻擋金屬與層間膜之間的密接性的強度進行彌補，從而阻擋金屬的密接性提高，因此能夠提高半導體裝置的可靠性。

附圖說明

圖1是表示實施方式1涉及的半導體裝置的剖視圖。

圖2是表示實施方式1涉及的半導體裝置的鍵合區(qū)域處的層間膜的圖案的俯視圖。

圖3是表示實施方式2涉及的半導體裝置的鍵合區(qū)域處的層間膜的圖案的俯視圖。

具體實施方式

參照附圖，對實施方式涉及的半導體裝置進行說明。對相同或者相應的結構要素標注相同的標號，有時省略重復說明。

實施方式1.

圖1是表示實施方式1涉及的半導體裝置的剖視圖。半導體基板1是p型，在半導體基板1的表層彼此分離地設置有n型的源極區(qū)域2以及漏極區(qū)域3。在源極區(qū)域2與漏極區(qū)域3之間的半導體基板1之上隔著柵極絕緣膜4而形成有柵極電極5。柵極電極5被層間膜7覆蓋。層間膜7是氧化膜，例如是TEOS/BPSG/TEOS的層疊構造。

源極電極8經(jīng)由層間膜7的開口而與源極區(qū)域2連接。漏極電極9經(jīng)由層間膜7的開口而與漏極區(qū)域3連接。源極電極8以及漏極電極9由阻擋金屬10以及鋁電極11構成。阻擋金屬10是為了抑制鋁電極11與半導體基板1的接觸電阻的增大而設置的，例如是Ti/TiN的層疊構造。這樣，在半導體基板1之上構成有MOSFET等晶體管12。