[發明專利]集成電路結構、器件和計算機實現的方法

在審

• 申請號: 202110284574.6
• 申請日: 2021-03-17
• 公開（公告）號: CN113113404A
• 公開（公告）日: 2021-07-13
• 發明（設計）人: 古魯·普拉薩德
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;G06F30/392
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種集成電路結構，包括：

電路，包括具有第一多個電子組件的第一級和具有第二多個電子組件的第二級；

第一行，包括位于所述第一行的頂部內的所述第一多個電子組件的第一電子組件；

第二行，堆疊在所述第一行下方，其中，所述第二多個電子組件的第一電子組件位于所述第一行的底部和所述第二行的頂部內，并且跨越所述第一行和所述第二行之間的邊界；以及

第三行，堆疊在所述第二行下方，其中，所述第二多個電子組件的第二電子組件位于所述第三行的頂部和所述第二行的底部內，并且跨越所述第二行和所述第三行之間的邊界，并且其中，所述第一多個電子組件的第二電子組件位于所述第三行的底部內。

2.根據權利要求1所述的集成電路結構，其中，所述第一級和所述第二級是耦合在一起的邏輯門，所述第一級的輸出是所述第二級的輸入，并且所述第一級的物理尺寸小于所述第二級的物理尺寸。

3.根據權利要求1所述的集成電路結構，還包括跨越所述第一行的底部、所述第二行的頂部和底部以及所述第三行的頂部的多晶硅互連件，其中，所述多晶硅互連件將所述第二級的所述第二多個電子組件耦合在一起。

4.根據權利要求1所述的集成電路結構，其中，所述第一級和所述第二級中的每個包括反相器、與門、與非門或者或門中的至少一個。

5.根據權利要求1所述的集成電路結構，其中，所述第一多個電子組件或所述第二多個電子組件包括平面晶體管。

6.根據權利要求1所述的集成電路結構，還包括：

第一電源軌和第一接地軌，在所述第一行的頂部外邊界和底部外邊界處圍繞所述第一行，其中，所述第一接地軌位于所述第一行和所述第二行之間的邊界處；以及

第二電源軌和第二接地軌，在所述第三行的頂部外邊界和底部外邊界處圍繞所述第三行，其中，所述第二電源軌位于所述第二行和所述第三行之間的邊界處。

7.根據權利要求1所述的集成電路結構，其中，所述第一多個電子組件或所述第二多個電子組件包括具有多個鰭的鰭式場效應晶體管，并且其中，所述第一級的鰭的數量小于所述第二級的鰭的數量。

8.根據權利要求7所述的集成電路結構，還包括：

所述第一行內的所述第一多個電子組件的第三電子組件，其中，所述第一多個電子組件的第一電子組件定向在所述第一行的第一支腳中，并且所述第一多個電子組件的所述第三電子組件定向在所述第一行的第二支腳中；以及

所述第三行內的所述第一多個電子組件的第四電子組件，其中，所述第一多個電子組件的第二電子組件定向在所述第三行的第一支腳中，并且所述第一多個電子組件的所述第四電子組件定向在所述第三行的第二支腳中。

9.一種集成電路器件，包括：

第一邏輯門，形成在多行結構的第一部分和所述多行結構的第四部分內；以及

第二邏輯門，形成在所述多行結構的第二部分和所述多行結構的第三部分內，

其中：

所述第一部分和部分所述第二部分形成第一行，

所述第二部分的另一部分和所述第三部分的部分形成第二行，

所述第三部分的另一部分和所述第四部分形成第三行，并且

所述第一行、所述第二行和所述第三行堆疊在彼此的頂部上以形成所述多行結構。

10.一種限定包括多個堆疊的行的電路布局的計算機實現的方法，所述計算機實現的方法包括：

在單元庫內限定包括第一P阱和第一N阱的第一行，所述單元庫包括具有所述多個堆疊的行的堆疊三重高度單元，其中，在所述第一N阱中形成第一電子組件的P器件；

在所述單元庫內限定所述第一行下方的第二行，所述第二行包括第二P阱和第二N阱，其中，在所述第一P阱和所述第二P阱內形成第二電子組件的N器件；

在所述單元庫內限定所述第二行下方的第三行，所述第三行包括第三P阱和第三N阱，其中，所述第二電子組件的P器件形成在所述第二N阱和所述第三N阱內，并且所述第一電子組件的N器件形成在所述第三P阱內；以及

使用電子放置工具，生成電路布局，所述電路布局具有堆疊在彼此的頂部上的所述第一行、所述第二行和所述第三行。