[發(fā)明專利]一種優(yōu)化延遲鎖定電路的方法、裝置及存儲介質(zhì)

在審

• 申請?zhí)枺?/td>: 202110280404.0
• 申請日: 2021-03-16
• 公開（公告）號: CN113037278A
• 公開（公告）日: 2021-06-25
• 發(fā)明（設(shè)計(jì)）人: 吳景生;葛穎峰;徐祎喆;朱勇
• 申請（專利權(quán)）人: 重慶百瑞互聯(lián)電子技術(shù)有限公司
• 主分類號: H03L7/06
• 分類號: H03L7/06
• 代理公司: 北京國科程知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11862
• 代理人: 曹曉斐

本發(fā)明公開了一種優(yōu)化延遲鎖定電路的方法、裝置及存儲介質(zhì)，屬于集成電路技術(shù)領(lǐng)域。該方法主要包括利用初始延遲值相同的多個(gè)時(shí)間度量器將輸入延遲鎖定電路的初始時(shí)鐘信號進(jìn)行延遲，得到初始延遲時(shí)鐘信號；根據(jù)初始時(shí)鐘信號和初始延遲時(shí)鐘信號之間的相位關(guān)系，對多個(gè)時(shí)間度量器的初始延遲值做相同調(diào)整，并利用調(diào)整后的多個(gè)時(shí)間度量器得到延遲為完整時(shí)鐘周期的延遲時(shí)鐘信號；利用多個(gè)時(shí)間度量器中的至少一個(gè)時(shí)間度量器得到目標(biāo)延時(shí)的時(shí)鐘信號。本發(fā)明結(jié)構(gòu)簡單，可動(dòng)態(tài)調(diào)整延遲時(shí)間，可消耗較少資源得到任意分值時(shí)鐘周期的延遲時(shí)鐘信號。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別涉及一種優(yōu)化延遲鎖定電路的方法、裝置及存儲介質(zhì)。

背景技術(shù)

延遲鎖定電路是集成電路技術(shù)領(lǐng)域應(yīng)用非常重要廣泛的一種技術(shù)，其在集成電路技術(shù)領(lǐng)域擁有時(shí)分重要的地位。延遲鎖定電路用于生成穩(wěn)定的延遲或者多相時(shí)鐘信號，廣泛應(yīng)用于時(shí)鐘生成、時(shí)鐘同步和時(shí)鐘恢復(fù)電路中。現(xiàn)有的延遲鎖定電路存在結(jié)構(gòu)復(fù)雜和需要消耗較多能量才能實(shí)現(xiàn)奇數(shù)分之一時(shí)鐘周期的延遲。

發(fā)明內(nèi)容

針對現(xiàn)有技術(shù)存在的問題，本發(fā)明主要提供一種優(yōu)化延遲鎖定電路的方法、裝置及存儲介質(zhì)。

為了實(shí)現(xiàn)上述目的，本發(fā)明采用的一個(gè)技術(shù)方案是：提供一種優(yōu)化延遲鎖定電路的方法，其包括：利用初始延遲值相同的多個(gè)時(shí)間度量器將輸入延遲鎖定電路的初始時(shí)鐘信號進(jìn)行延遲，得到初始延遲時(shí)鐘信號；根據(jù)初始時(shí)鐘信號和初始延遲時(shí)鐘信號之間的相位關(guān)系，對多個(gè)時(shí)間度量器的初始延遲值做相同調(diào)整，并利用調(diào)整后的多個(gè)時(shí)間度量器得到延遲為完整時(shí)鐘周期的延遲時(shí)鐘信號；利用多個(gè)時(shí)間度量器中的至少一個(gè)時(shí)間度量器得到目標(biāo)延時(shí)時(shí)鐘信號。

本發(fā)明采用的另一個(gè)技術(shù)方案是：提供一種優(yōu)化延遲鎖定電路的裝置，其包括：用于利用初始延遲值相同的多個(gè)時(shí)間度量器將輸入延遲鎖定電路的初始時(shí)鐘信號進(jìn)行延遲，得到初始延遲時(shí)鐘信號的模塊；用于根據(jù)初始時(shí)鐘信號和初始延遲時(shí)鐘信號之間的相位關(guān)系，對多個(gè)時(shí)間度量器的初始延遲值做相同調(diào)整，并利用調(diào)整后的多個(gè)時(shí)間度量器得到延遲為完整時(shí)鐘周期的延遲時(shí)鐘信號的模塊；用于利用多個(gè)時(shí)間度量器中的至少一個(gè)時(shí)間度量器得到目標(biāo)延時(shí)時(shí)鐘信號的模塊。

本發(fā)明采用的另一個(gè)技術(shù)方案是：提供一種延遲鎖定電路，其包括：時(shí)間度量器組，用于將初始時(shí)鐘信號進(jìn)行延遲得到初始延遲時(shí)鐘信號，并根據(jù)初始時(shí)鐘信號與初始延遲時(shí)鐘信號之間的相位關(guān)系將時(shí)間度量器組的多個(gè)初始延遲值相同的時(shí)間度量器的初始延遲值進(jìn)行調(diào)整，得到延遲為完整時(shí)鐘周期的延遲時(shí)鐘信號；鑒相器，用于將初始延遲時(shí)鐘信號和初始時(shí)鐘信號之間進(jìn)行對比，得到初始延遲時(shí)鐘信號和初始時(shí)鐘信號之間的相位關(guān)系，并將相位關(guān)系傳輸至?xí)r間度量器組；選擇器，用于從時(shí)間度量器組中選擇至少一個(gè)時(shí)間度量器進(jìn)行輸出得到目標(biāo)延時(shí)時(shí)鐘信號。

本發(fā)明采用的另一個(gè)技術(shù)方案是：提供一種計(jì)算機(jī)可讀存儲介質(zhì)，其存儲有計(jì)算機(jī)指令，該計(jì)算機(jī)指令被操作以執(zhí)行方案一中的優(yōu)化延遲鎖定電路的方法。

本發(fā)明的技術(shù)方案可以達(dá)到的有益效果是：本發(fā)明設(shè)計(jì)了一種優(yōu)化延遲鎖定電路的方法、裝置及存儲介質(zhì)。該方法結(jié)構(gòu)簡單，可動(dòng)態(tài)調(diào)整延遲時(shí)間，可消耗較少資源得到任意分值時(shí)鐘周期的延遲時(shí)鐘信號。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是本發(fā)明一種優(yōu)化延遲鎖定電路的方法的一個(gè)具體實(shí)施方式的示意圖；

圖2是本發(fā)明一種優(yōu)化延遲鎖定電路的裝置的另一個(gè)具體實(shí)施方式的示意圖；

圖3是本發(fā)明一種優(yōu)化延遲鎖定電路的系統(tǒng)的另一個(gè)具體實(shí)施方式的示意圖；

圖4是本發(fā)明一種優(yōu)化延遲鎖定電路的方法的一個(gè)具體實(shí)施例的示意圖；