[發(fā)明專利]存儲器陣列及其制造方法有效
| 申請?zhí)枺?/td> | 202110279851.4 | 申請日: | 2021-03-16 |
| 公開(公告)號: | CN113517303B | 公開(公告)日: | 2023-08-08 |
| 發(fā)明(設(shè)計)人: | 楊柏峰;楊世海;吳昭誼;王圣禎;林佑明 | 申請(專利權(quán))人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H10B51/30 | 分類號: | H10B51/30;H10B51/20 |
| 代理公司: | 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409 | 代理人: | 章社杲;李偉 |
| 地址: | 中國臺*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 存儲器 陣列 及其 制造 方法 | ||
公開了包括偽導(dǎo)電線的3D存儲器陣列及其形成方法。在實施例中,一種存儲器陣列包括在半導(dǎo)體襯底上方的鐵電(FE)材料,該FE材料包括與字線接觸的豎直側(cè)壁;在FE材料上的氧化物半導(dǎo)體(OS)層,該OS層接觸源極線和位線,該FE材料在OS層與字線之間;晶體管,包括FE材料的一部分、字線的一部分、OS層的一部分、源極線的一部分以及位線的一部分;以及晶體管與半導(dǎo)體襯底之間的第一偽字線,該FE材料還包括與第一偽字線接觸的第一錐形側(cè)壁。本發(fā)明的實施例還涉及存儲器陣列及其制造方法。
技術(shù)領(lǐng)域
本發(fā)明的實施例涉及存儲器陣列及其制造方法。
背景技術(shù)
例如,半導(dǎo)體存儲器用于包括無線電、電視、手機(jī)和個人計算設(shè)備等電子應(yīng)用的集成電路中。半導(dǎo)體存儲器包括兩個主要類別:易失性存儲器和非易失性存儲器。易失性存儲器包括隨機(jī)存取存儲器(RAM),可以將其進(jìn)一步分為兩個子類別:靜態(tài)隨機(jī)存取存儲器(SRAM)和動態(tài)隨機(jī)存取存儲器(DRAM)。SRAM和DRAM都是易失性的,因為它們在不通電時會丟失存儲的信息。
另一方面,非易失性存儲器可以在不通電時將數(shù)據(jù)存儲在其上。一種類型的非易失性半導(dǎo)體存儲器是鐵電隨機(jī)存取存儲器(FeRAM或FRAM)。FeRAM的優(yōu)點(diǎn)包括讀/寫速度快和尺寸小。
發(fā)明內(nèi)容
根據(jù)本發(fā)明實施例的一個方面,提供了一種存儲器陣列,包括:鐵電(FE)材料,在半導(dǎo)體襯底上方,F(xiàn)E材料包括與字線接觸的豎直側(cè)壁;氧化物半導(dǎo)體(OS)層,在FE材料上方,OS層接觸源極線和位線,其中,F(xiàn)E材料在OS層與字線之間;晶體管,包括FE材料的一部分、字線的一部分、OS層的一部分、源極線的一部分以及位線的一部分;以及第一偽字線,在晶體管與半導(dǎo)體襯底之間,其中,F(xiàn)E材料還包括與第一偽字線接觸的第一錐形側(cè)壁。
根據(jù)本發(fā)明實施例的另一個方面,提供了一種存儲器陣列,包括:一個或多個下偽字線,在半導(dǎo)體襯底上方;一個或多個字線,在下偽字線上方;一個或多個上偽字線,在字線上方;源極線,延伸穿過下偽字線、字線和上偽字線;位線,延伸穿過下偽字線、字線和上偽字線;以及一個或多個晶體管,晶體管中的每一個包括字線中的一個的一部分、源極線的一部分和位線的一部分,其中,上偽字線的寬度小于字線的寬度,并且其中,上偽字線的長度小于字線的長度。
根據(jù)本發(fā)明實施例的又一個方面,提供了一種制造存儲器陣列的方法,包括:在半導(dǎo)體襯底上方形成多層堆疊,多層堆疊包括交替的導(dǎo)電層和介電層;對延伸穿過多層堆疊的第一溝槽進(jìn)行圖案化,第一溝槽的靠近半導(dǎo)體襯底的第一部分具有第一錐形側(cè)壁,第一溝槽的第二部分具有豎直側(cè)壁,第一溝槽的遠(yuǎn)離半導(dǎo)體襯底的第三部分具有第二錐形側(cè)壁,其中,豎直側(cè)壁從第一錐形側(cè)壁延伸到第二錐形側(cè)壁,其中,對第一溝槽進(jìn)行圖案化限定鄰近第一部分的底部偽字線、鄰近第二部分的字線和鄰近第三部分的頂部偽字線;沿著第一錐形側(cè)壁、豎直側(cè)壁、第二錐形側(cè)壁和第一溝槽的底面沉積鐵電(FE)材料;在FE材料上方沉積氧化物半導(dǎo)體(OS)層,其中,OS層的第一部分、FE材料的第一部分和底部偽字線的一部分形成一個或多個偽晶體管,并且其中,OS的第二部分層、FE材料的第二部分和字線的一部分形成一個或多個晶體管;對多層堆疊進(jìn)行圖案化,使得導(dǎo)電層和介電層在截面圖中具有階梯形狀;以及形成電耦合至一個或多個晶體管的導(dǎo)電線。
附圖說明
當(dāng)結(jié)合附圖進(jìn)行閱讀時,從以下詳細(xì)描述可最佳理解本發(fā)明的各方面。應(yīng)該注意,根據(jù)工業(yè)中的標(biāo)準(zhǔn)實踐,各個部件未按比例繪制。實際上,為了清楚的討論,各個部件的尺寸可以任意地增大或減小。
圖1A和圖1B示出了根據(jù)一些實施例的存儲器陣列的透視圖和電路圖。
圖2、圖3、圖4、圖5、圖6、圖7、圖8、圖9、圖10A、圖10B、圖11A、圖11B、圖12A、圖12B、圖13A、圖13B、圖13C、圖14A、圖14B、圖14C、圖15、圖16、圖17、圖18、圖19、圖20、圖21、圖22、圖23A、圖23B、圖23C、圖24、圖25A、圖25B、圖25C、圖25D、圖26和圖27是根據(jù)一些實施例的制造存儲器陣列的中間階段的截面圖、俯視圖和透視圖。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于臺灣積體電路制造股份有限公司,未經(jīng)臺灣積體電路制造股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110279851.4/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





