[發明專利]存儲器陣列及其制造方法

有效

• 申請號: 202110279851.4
• 申請日: 2021-03-16
• 公開（公告）號: CN113517303B
• 公開（公告）日: 2023-08-08
• 發明（設計）人: 楊柏峰;楊世海;吳昭誼;王圣禎;林佑明
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H10B51/30
• 分類號: H10B51/30;H10B51/20
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種存儲器陣列，包括：

鐵電材料，在半導體襯底上方，所述鐵電材料包括與字線接觸的豎直側壁；

氧化物半導體層，在所述鐵電材料上方，所述氧化物半導體層接觸源極線和位線，其中，所述鐵電材料在所述氧化物半導體層與所述字線之間；

晶體管，包括所述鐵電材料的一部分、所述字線的一部分、所述氧化物半導體層的一部分、所述源極線的一部分以及所述位線的一部分；以及

第一偽字線，在所述晶體管與所述半導體襯底之間，其中，所述鐵電材料還包括與所述第一偽字線接觸的第一錐形側壁。

2.根據權利要求1所述的存儲器陣列，還包括在所述晶體管上方的第二偽字線，所述晶體管在所述第二偽字線與所述半導體襯底之間，其中，所述鐵電材料還包括與所述第二偽字線接觸的第二錐形側壁。

3.根據權利要求2所述的存儲器陣列，其中，所述鐵電材料的所述第二錐形側壁的相對側壁之間的距離在朝向所述半導體襯底的方向上減小。

4.根據權利要求1所述的存儲器陣列，其中，所述鐵電材料的所述第一錐形側壁的相對側壁之間的距離在朝向所述半導體襯底的方向上減小。

5.根據權利要求1所述的存儲器陣列，還包括：

功能存儲器單元區，包括所述字線和所述晶體管；以及

第一偽區，在所述功能存儲器單元區與所述半導體襯底之間，所述第一偽區包括所述第一偽字線，其中，所述第一偽區在垂直于所述半導體襯底的主表面的第一方向上的厚度與所述功能存儲器單元區在所述第一方向上的厚度的比率為0.01至0.6。

6.根據權利要求1所述的存儲器陣列，其中，所述字線在平行于所述半導體襯底的主表面的第二方向上具有第一長度，其中，所述第一偽字線在所述第二方向上具有第二長度，并且其中，所述第二長度為大于所述第一長度。

7.根據權利要求6所述的存儲器陣列，還包括在所述第一偽字線與所述半導體襯底之間的第二偽字線，所述第二偽字線在所述第二方向上具有與所述第二長度相等的第三長度。

8.一種存儲器陣列，包括：

一個或多個下偽字線，在半導體襯底上方；

一個或多個字線，在下偽字線上方；

一個或多個上偽字線，在所述字線上方；

源極線，延伸穿過所述下偽字線、所述字線和所述上偽字線；

位線，延伸穿過所述下偽字線、所述字線和所述上偽字線；以及

一個或多個晶體管，所述晶體管中的每一個包括所述字線中的一個的一部分、所述源極線的一部分和所述位線的一部分，其中，所述上偽字線的寬度小于所述字線的寬度，并且其中，所述上偽字線的長度小于所述字線的長度。

9.根據權利要求8所述的存儲器陣列，其中，所述字線的所述寬度小于所述下偽字線的所述寬度，并且其中，所述字線的所述長度小于所述下偽字線的所述長度。

10.根據權利要求8所述的存儲器陣列，其中，所述位線和所述源極線的延伸穿過所述下偽字線和所述上偽字線的部分具有錐形側壁。

11.根據權利要求10所述的存儲器陣列，其中，所述位線和所述源極線的延伸穿過所述字線的部分具有豎直側壁。

12.根據權利要求8所述的存儲器陣列，還包括：下偽區、所述下偽區上方的功能存儲器單元區以及所述功能存儲器單元區上方的上偽區，其中，所述下偽字線布置在所述下偽區中，其中，所述字線和所述一個或多個晶體管布置在所述功能存儲器單元區中，其中，所述上偽字線布置在所述上偽區中，其中，所述下偽區的第一厚度與所述功能存儲器單元區的第二厚度的比率為0.01至0.6，并且其中，所述上偽區的第三厚度與所述第二厚度的比率為0.01至0.6。