[發明專利]FPGA建模驗證系統及方法

有效

• 申請號: 202110272332.5
• 申請日: 2021-03-12
• 公開（公告）號: CN112861455B
• 公開（公告）日: 2022-05-17
• 發明（設計）人: 王銅銅;劉鍇;范召;杜金鳳;宋寧
• 申請（專利權）人: 上海先基半導體科技有限公司
• 主分類號: G06F30/33
• 分類號: G06F30/33;G06F30/337
• 代理公司: 上海思捷知識產權代理有限公司 31295
• 代理人: 羅磊

1.一種FPGA建模驗證系統，其特征在于，包括：

寄存器配置模塊，用于在FPGA芯片的至少一個功能模塊中設置嵌入式配置寄存器，每個所述功能模塊具有對應的軟件模型；

碼流整合模塊，用于將所述嵌入式配置寄存器的初始存儲值采集到所述FPGA芯片的碼流中并標記；

板測模塊，用于將所述碼流加載到所述FPGA芯片并施加激勵信號，在所述激勵信號作用下，相應軟件模型定義的邏輯功能被執行，得到的輸出結果存儲到所述軟件模型相應的一個或多個所述嵌入式配置寄存器中，所述嵌入式配置寄存器通過嵌入式連接賦值給碼流，從而在碼流中各個標記位置加載了更新后的所述嵌入式配置寄存器的存儲值，此時存儲值為所述軟件模型的實測值；

反饋模塊，用于獲取所述FPGA芯片的反饋數據，并提取所述軟件模型的實測值；

比較模塊，用于比較所述實測值與預設值，得到驗證結果。

2.如權利要求1所述的FPGA建模驗證系統，其特征在于，所述寄存器配置模塊根據所述軟件模型的輸出端口的位數設置所述嵌入式配置寄存器的數量，所述嵌入式配置寄存器具有碼流賦值功能。

3.如權利要求1所述的FPGA建模驗證系統，其特征在于，所述功能模塊包括查找表和與所述查找表關聯的寄存器。

4.如權利要求3所述的FPGA建模驗證系統，其特征在于，所述寄存器配置模塊將與部分所述查找表關聯的寄存器設置為所述嵌入式配置寄存器。

5.如權利要求3所述的FPGA建模驗證系統，其特征在于，所述寄存器配置模塊將位于部分所述查找表周圍的寄存器設置為所述嵌入式配置寄存器。

6.如權利要求1所述的FPGA建模驗證系統，其特征在于，所述初始存儲值為0或1。

7.一種FPGA建模驗證方法，其特征在于，包括：

在FPGA芯片的至少一個功能模塊中設置嵌入式配置寄存器，每個所述功能模塊具有對應的軟件模型；

將所述嵌入式配置寄存器的初始存儲值采集到所述FPGA芯片的碼流中并標記；

將所述碼流加載到所述FPGA芯片并施加激勵信號，在所述激勵信號作用下，相應軟件模型定義的邏輯功能被執行，得到的輸出結果存儲到所述軟件模型相應的一個或多個所述嵌入式配置寄存器中，所述嵌入式配置寄存器通過嵌入式連接賦值給碼流，從而在碼流中各個標記位置加載了更新后的所述嵌入式配置寄存器的存儲值，此時存儲值為所述軟件模型的實測值；

獲取所述FPGA芯片的反饋數據，并提取所述軟件模型的實測值；

將所述軟件模型的實測值與預設值比較，得到驗證結果。

8.如權利要求7所述的FPGA建模驗證方法，其特征在于，所述功能模塊包括查找表和與所述查找表關聯的寄存器；所述嵌入式配置寄存器具有碼流賦值功能，在設置所述嵌入式配置寄存器的步驟中，將與部分所述查找表關聯的寄存器和/或位于部分所述查找表周圍的寄存器設置為所述嵌入式配置寄存器。

9.如權利要求7所述的FPGA建模驗證方法，其特征在于，將所述初始存儲值采集到所述FPGA芯片的碼流之前，利用EDA工具獲得所述FPGA芯片的碼流。

10.如權利要求8所述的FPGA建模驗證方法，其特征在于，獲取所述FPGA芯片的反饋數據的方法包括：向所述FPGA芯片發送驗證命令，請求所述FPGA芯片反饋返回值。