[發明專利]碳化硅半導體裝置及其制造方法

在審

• 申請號: 202110270261.5
• 申請日: 2021-03-12
• 公開（公告）號: CN113497118A
• 公開（公告）日: 2021-10-12
• 發明（設計）人: 野口智明
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/08;H01L29/78;H01L21/336
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 何立波;張天舒

得到能夠提高成品率的碳化硅半導體裝置及其制造方法。第1導電型的碳化硅層(2)具有存在晶體缺陷的缺陷區域。第2導電型的多個阱區域(4)形成于碳化硅層(2)。第1導電型的源極區域(6)形成于阱區域(4)。柵極氧化膜(7)形成于碳化硅層(2)、阱區域(4)以及源極區域(6)之上。柵極電極(8)形成于柵極氧化膜(7)之上。源極電極(10)與阱區域(4)以及源極區域(6)連接。在缺陷區域(3)未形成源極區域(6)。

技術領域

本發明涉及碳化硅半導體裝置及其制造方法。

背景技術

碳化硅晶體有望作為能夠實現高耐壓、低損耗以及高溫工作的下一代的開關元件的材料(例如，參照專利文獻1)。

專利文獻1：日本特開2012-244083號公報

但是，碳化硅晶體包含大量堆垛層錯等晶體缺陷。在當前的碳化硅半導體裝置中存在以下問題，即，由于晶片中的晶體缺陷或者在外延生長時產生的晶體缺陷，產生泄漏電流，成品率下降。

發明內容

本發明就是為了解決上述這樣的課題而提出的，其目的在于得到能夠提高成品率的碳化硅半導體裝置及其制造方法。

本發明涉及的碳化硅半導體裝置的特征在于，具有：第1導電型的碳化硅層，其具有存在晶體缺陷的缺陷區域；第2導電型的多個阱區域，它們形成于所述碳化硅層；第1導電型的源極區域，其形成于所述阱區域；柵極氧化膜，其形成于所述碳化硅層、所述阱區域以及所述源極區域之上；柵極電極，其形成于所述柵極氧化膜之上；以及源極電極，其與所述阱區域以及所述源極區域連接，在所述缺陷區域未形成所述源極區域。

發明的效果

在本發明中，在缺陷區域未形成源極區域。如果沒有源極區域，則即使向柵極電極施加電壓，晶體管也不會接通，因此，不產生泄漏電流。其結果，能夠提高成品率。

附圖說明

圖1是表示實施方式1涉及的碳化硅半導體裝置的剖視圖。

圖2是實施方式1涉及的碳化硅半導體裝置的制造方法的流程圖。

圖3是表示外延生長后的碳化硅晶片的俯視圖。

圖4是表示在碳化硅晶片處確定了形成有源區域的區域的狀態的俯視圖。

圖5是表示各芯片所包含的晶體缺陷的放大俯視圖。

圖6是表示各芯片所包含的晶體缺陷的放大俯視圖。

圖7是表示實施方式1涉及的碳化硅半導體裝置的制造方法的剖視圖。

圖8是表示實施方式1涉及的碳化硅半導體裝置的制造方法的剖視圖。

圖9是表示實施方式1涉及的碳化硅半導體裝置的制造方法的剖視圖。

圖10是表示實施方式1涉及的碳化硅半導體裝置的制造方法的剖視圖。

圖11是表示對比例涉及的碳化硅半導體裝置的剖視圖。

圖12是表示實施方式2涉及的半導體裝置的制造方法的剖視圖。

圖13是表示實施方式2涉及的半導體裝置的制造方法的剖視圖。

圖14是表示實施方式4涉及的半導體裝置的制造方法的俯視圖。

圖15是表示實施方式4涉及的半導體裝置的制造方法的剖視圖。

圖16是表示實施方式5涉及的半導體裝置的制造方法的剖視圖。

圖17是表示實施方式5涉及的半導體裝置的制造方法的剖視圖。

具體實施方式