[發明專利]半導體封裝

在審

• 申請號: 202110270222.5
• 申請日: 2021-03-12
• 公開（公告）號: CN113707619A
• 公開（公告）日: 2021-11-26
• 發明（設計）人: 金喆禹
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/13
• 分類號: H01L23/13;H01L23/24
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 弋桂芬

本發明提供一種半導體封裝，該半導體封裝包括封裝基板、在封裝基板上的半導體芯片以及在封裝基板和半導體芯片之間的多個底部填充物。封裝基板包括形成在封裝基板中的溝槽和分別在溝槽的兩側的多個壩。在半導體封裝的其中封裝基板提供基礎參考水平的剖視圖中，所述多個壩的頂表面可以位于比半導體芯片的底表面低的水平處。

技術領域

發明構思涉及半導體封裝，更具體地，涉及包括壩(dam)和溝槽的半導體封裝，該壩和溝槽被構造成將底部填充物分成多個區段。

背景技術

在半導體封裝中，半導體芯片或硅插入物(interposer)與封裝基板之間的空間可以包含填充材料，諸如底部填充物。在諸如2.5D半導體封裝的常規大尺寸封裝中，從邊緣部分用填充材料填充該空間可能花費很長時間，并且可能存在諸如氣泡的空隙被捕獲在填充材料中的高風險。當填充材料中存在空隙時，可能由于水分吸收而在相鄰的焊料凸塊之間逐漸形成短路。

發明內容

發明構思的示例實施方式提供了一種半導體封裝，該半導體封裝包括設置在封裝基板上的壩和溝槽，該壩和溝槽被配置為將底部填充物分成不連續的區段，從而縮短填裝底部填充物所花費的流動時間并阻礙或防止空隙被捕獲在底部填充物中。

根據發明構思的一示例實施方式的半導體封裝可以包括封裝基板、在封裝基板上的半導體芯片以及在封裝基板和半導體芯片之間的多個底部填充物。封裝基板可以包括形成在封裝基板中的溝槽和分別在溝槽的兩側的多個壩。在半導體封裝的其中封裝基板提供基礎參考水平的剖視圖中，所述多個壩的頂表面可以位于比半導體芯片的底表面低的水平處。

根據發明構思的一示例實施方式的半導體封裝可以包括封裝基板、在封裝基板上的半導體芯片以及在封裝基板和半導體芯片之間的多個底部填充物。封裝基板可以在其上包括壩。在半導體封裝的其中封裝基板提供基礎參考水平的剖視圖中，壩的頂表面可以位于比半導體芯片的底表面低的水平處。

根據發明構思的一示例實施方式的半導體封裝可以包括封裝基板、在封裝基板上的半導體芯片以及在封裝基板和半導體芯片之間的多個底部填充物。封裝基板可以包括形成在封裝基板中的溝槽。

附圖說明

圖1至圖6是示出根據本發明構思的各種示例實施方式的封裝基板的俯視圖。

圖7是根據本發明構思的一示例實施方式的半導體封裝的側剖視圖。

圖8至圖11是示出根據本發明構思的各種示例實施方式的封裝基板的俯視圖。

圖12是根據本發明構思的一示例實施方式的半導體封裝的側剖視圖。

圖13至圖16是示出根據本發明構思的各種示例實施方式的封裝基板的俯視圖。

圖17是根據本發明構思的一示例實施方式的半導體封裝的側剖視圖。

圖18和圖19是示出根據本發明構思的各種示例實施方式的封裝基板的俯視圖。

圖20是根據本發明構思的一示例實施方式的半導體封裝的側剖視圖。

具體實施方式