[發明專利]一種納米網的制備方法

在審

• 申請號: 202110270117.1
• 申請日: 2021-03-12
• 公開（公告）號: CN113173553A
• 公開（公告）日: 2021-07-27
• 發明（設計）人: 張青竹;田佳佳;李俊杰;吳次南;張兆浩;殷華湘;劉戰峰;毛淑娟;張靜;王文武;屠海令
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: B81B7/00
• 分類號: B81B7/00;B81C1/00
• 代理公司: 北京辰權知識產權代理有限公司 11619
• 代理人: 佟林松

本發明涉及一種垂直納米網的制備方法，采用兩次自對準的側墻轉移技術工藝形成納米尺度兩層側墻交叉陣列，利用反應離子刻蝕(RIE)刻蝕氧化硅與氮化硅，形成氮化硅納米網陣列，再以SiNx納米網陣列為掩膜刻蝕襯底硅，形成垂直納米納米網陣列，最后通過酸性溶液腐蝕殘留的氮化硅和氧化硅，制備出高純度、無損傷、有序垂直排列的硅納米網陣列。

技術領域

本發明涉及半導體集成技術領域，尤其涉及一種納米網的制備方法。

背景技術

納米網格(nano mesh)是制造傳感器晶體管、微型機電系統、光學傳感器和硅基電池的重要材料，特別是在新興的柔性傳感器具有重要的優勢。垂直排列硅納米線(VA-SiNW)陣列是一種特別的硅納米結構，在下一代光伏、光催化、傳感器件等方面表現出了巨大的潛力。

但是，目前制備納米網格主要通過電子束曝光和刻蝕方案得到，制備效率低成本高，不能用于大規模制備和應用。

發明內容

為了克服上述技術問題，本發明提出一種新型的垂直納米網結構的制備方法。采用兩次側墻轉移技術，形成氮化硅納米網陣列，再以氮化硅納米網陣列為掩膜圖像刻蝕硅襯底，最后形成垂直排列的納米網陣列。

一種垂直納米網的制備方法，其特征在于：

提供襯底；

依次生長第一犧牲層、第二犧牲層，使得第二犧牲層形成多個第一長條圖案；

形成第一掩膜層；

刻蝕所述多個第一長條圖案上表面的第一掩膜層，使得所述多個第一長條圖案兩側的第一掩膜層形成第一側墻；

刻蝕掉第二犧牲層形成多個第一長條圖案；

依次生長第三犧牲層、第四犧牲層，使得第四犧牲層形成多個第二長條圖案，所述第二長條圖案與所示第一長條圖案垂直；

形成第二掩膜層；

刻蝕所述多個第二長條圖案上表面的第二掩膜層，使得所述多個第二長條圖案兩側的第二掩膜層形成第二側墻；

刻蝕掉第四犧牲層形成的多個第二長條圖案；

以第一側墻和第二側墻形成的納米網為掩膜；刻蝕第一犧牲層和襯底，形成納米網陣列。

本發明主要采用兩次自對準的側墻轉移技術工藝形成納米尺度兩層側墻交叉陣列，利用反應離子刻蝕(RIE)刻蝕氧化硅與氮化硅，形成氮化硅納米網陣列，再以SiNx納米網陣列為掩膜刻蝕襯底硅，形成垂直納米網陣列，最后通過酸性溶液腐蝕殘留的氮化硅和氧化硅，制備出高純度、無損傷、有序垂直排列的硅納米網陣列。

與現有技術相比，本發明有益的技術效果為：本發明提供的納米網的制備方法可以得到納米網陣列位置，尺寸和距離可控，能實現大規模的均勻的納米網制備，可以控制硅納網線陣列的有序分布，可獲得較高、較純的納米網結構，對陣列幾何形狀的精確控制，制備效率高。

附圖說明

通過閱讀下文優選實施方式的詳細描述，各種其他的優點和益處對于本領域普通技術人員將變得清楚明了。附圖僅用于示出優選實施方式的目的，而并不認為是對本發明的限制。而且在整個附圖中，用相同的參考符號表示相同的部件。

圖1為本發明襯底上依次生長第一犧牲層、第一刻蝕阻擋層和第一核心層的剖面示意圖。

圖2為本發明依次刻蝕第一核心層和第一刻蝕阻擋層形成頂模和芯模沿X方向的剖面示意圖。

圖3為本發明去掉頂模沿X方向的剖面示意圖。

圖4為本發明形成第一掩膜層沿X方向的剖面示意圖。

圖5為本發明形成第一側墻沿X方向的剖面示意圖。