[發明專利]一種物理不可克隆函數電路及其操作方法有效
| 申請號: | 202110267847.6 | 申請日: | 2021-03-12 |
| 公開(公告)號: | CN113096709B | 公開(公告)日: | 2022-03-29 |
| 發明(設計)人: | 王興晟;郭凱;宋玉潔;陽帆;繆向水 | 申請(專利權)人: | 華中科技大學 |
| 主分類號: | G11C16/10 | 分類號: | G11C16/10;G11C16/24;G11C29/00 |
| 代理公司: | 華中科技大學專利中心 42201 | 代理人: | 祝丹晴 |
| 地址: | 430074 湖北*** | 國省代碼: | 湖北;42 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 物理 不可 克隆 函數 電路 及其 操作方法 | ||
本發明公開了一種物理不可克隆函數電路及其操作方法,屬于電路設計領域,包括:控制模塊、憶阻器陣列和比較放大電路;其中,控制模塊用于基于外部輸入的激勵信號選中憶阻器陣列中第i行、第j列的憶阻器單元和第i行、第j+1列的憶阻器單元;將憶阻器陣列的第i行導通,并在憶阻器陣列的第j列上施加高電平信號,憶阻器陣列的第j+1列上施加低電平信號,其余各列上均處于懸空狀態,以使所選中的憶阻器單元構成串聯電路進行分壓操作,憶阻器陣列第i行所在的源線輸出即為串聯電路中間分壓點處的分壓信號;比較放大電路用于比較分壓信號與參考電壓的大小,得到響應信號;本發明不會受到串擾電流的影響,響應結果的準確度較高,大大降低了誤碼率。
技術領域
本發明屬于電路設計領域,更具體地,涉及一種物理不可克隆函數電路及其操作方法。
背景技術
隨著電子技術和物聯網(IoT)的快速發展,硬件終端的安全性越來越受到關注,現在加密算法和終端存在計算能力差,資源受限等問題;而且傳統加密算法得到的密鑰都能夠很輕易的被第三方侵入并且篡改,極易被侵入式攻擊導致密碼的破解,使得設備的安全性能無法得到保障,從而需要更加高級別的安全應用且保證密鑰的不可預測和唯一的隨機熵源,能夠安全可靠的進行存儲,所以提出了物理不可克隆函數的概念。
物理不可克隆函數(Physical Unclonable Functions,PUF)在實際意義上就是硬件的指紋,通過相同的激勵給到不同的PUF單元上會得到唯一的響應。這也使得PUF成為了當前硬件安全性的熱門研究。其中PUF利用了物理器件在工藝制作過程中無法避免的工藝偏差以及自身的物理特性而產生的唯一性標識作為密鑰提取的熵源,它具有唯一性、隨機性、不可克隆性。基于氧化物的憶阻器是一種新興的非易失性存儲器(NVM),由于氧空位的產生和遷移的隨機開關機制,使得它在電阻值分布上具有很大的差異性,這為NVM的設計增加了重大的設計挑戰。但是硬件安全的應用程序通常包含真正的隨機變化,可以利用憶阻器的可變性來設計物理不可克隆函數,氧空位的隨機開關機制可以作為很好的熵源。上述的可變性是由于兩金屬電極間含氧空位構成的導電細絲產生的隨機性而變化,其中導電細絲可進行可逆的斷裂和生長。
當下憶阻器相關的PUF設計都是利用激勵(challenge)輸入作為憶阻器的單元地址的選擇,選中兩個憶阻器單元進行電流的讀取對比,具體為地址選中的憶阻器單元的R1和R2,對流過兩個單元的讀出電流I1和I2進行比較,通過最后的比較放大電路輸出兩個電流之間的比較結果。若需要得到N位就操作N次上述操作,屬于一種典型的強PUF的設計,擁有較多的相應對(Challenge Response Pairs,CRPs),但是在操作過程中,無法避免串擾電流的影響,這就在很大程度上增大了誤碼率,使得響應結果不符合理論值,進而出現HD偏“1”或“0”的現象。而且在地址選擇的過程中未選擇單元都是輸入低電平或者接地,這使得功耗在一定程度上會增大,因此需要一種功耗更低、輸出更加準確、實用性更好的PUF電路結構。
發明內容
針對現有技術的以上缺陷或改進需求,本發明提供一種物理不可克隆函數電路及其操作方法,用以解決現有技術中由于存在串擾電流的影響而導致響應結果的準確度較低的技術問題。
為了實現上述目的,第一方面,本發明提供了一種物理不可克隆函數電路,包括:控制模塊、憶阻器陣列和比較放大電路;
控制模塊分別與憶阻器陣列的各字線和位線相連;憶阻器陣列的源線與比較放大電路的第一輸入端相連,比較放大電路的第二輸入端接入參考電壓Vref;
控制模塊用于基于外部輸入的激勵信號選中憶阻器陣列中第i行、第j列的憶阻器單元和第i行、第j+1列的憶阻器單元;將憶阻器陣列的第i行導通,并在憶阻器陣列的第j列上施加高電平信號,憶阻器陣列的第j+1列上施加低電平信號,其余各列上均處于懸空狀態,以使所選中的憶阻器單元構成串聯電路進行分壓操作,憶阻器陣列第i行所在的源線輸出即為串聯電路中間分壓點處的分壓信號;其中,i=0,1,2,...m-1;j=0,1,2,...n-1;m為憶阻器陣列的行數,n為憶阻器陣列的列數;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于華中科技大學,未經華中科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110267847.6/2.html,轉載請聲明來源鉆瓜專利網。





