[發(fā)明專利]半導體結(jié)構(gòu)及其制造方法有效
| 申請?zhí)枺?/td> | 202110267178.2 | 申請日: | 2021-03-12 |
| 公開(公告)號: | CN113053898B | 公開(公告)日: | 2022-05-24 |
| 發(fā)明(設(shè)計)人: | 劉志拯 | 申請(專利權(quán))人: | 長鑫存儲技術(shù)有限公司 |
| 主分類號: | H01L27/108 | 分類號: | H01L27/108;H01L21/8242 |
| 代理公司: | 華進聯(lián)合專利商標代理有限公司 44224 | 代理人: | 史治法 |
| 地址: | 230601 安徽省合肥市*** | 國省代碼: | 安徽;34 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導體 結(jié)構(gòu) 及其 制造 方法 | ||
本發(fā)明公開了一種半導體結(jié)構(gòu)及其制造方法,所述制造方法包括:提供襯底;在所述襯底上形成包括交替層疊的犧牲層及支撐層的疊層結(jié)構(gòu);在所述疊層結(jié)構(gòu)內(nèi)形成電容孔;在所述電容孔的側(cè)壁及底部形成第一電極層;在所述第一電極層的內(nèi)表面形成第一介質(zhì)層;在所述疊層結(jié)構(gòu)上形成開口,所述開口暴露出所述犧牲層,并利用所述開口去除所述犧牲層;在所述第一介質(zhì)層的內(nèi)表面及所述第一電極層的外表面形成第二介質(zhì)層;在所述第二介質(zhì)層的內(nèi)表面和外表面形成第二電極層。通過額外引入第一介質(zhì)層,以補償?shù)谝浑姌O層內(nèi)外兩側(cè)的第二介質(zhì)層的厚度差異引起的漏電流不等的影響,極大提高了半導體結(jié)構(gòu)的電學性能。
技術(shù)領(lǐng)域
本發(fā)明涉及半導體器件及制造領(lǐng)域,尤其涉及一種半導體結(jié)構(gòu)及其制造方法。
背景技術(shù)
動態(tài)隨機存儲器(Dynamic Random Access Memory,簡稱:DRAM)是計算機中常用的半導體存儲器件,由許多重復的存儲單元組成。隨著DRAM的電容尺寸縮減,在沉積電容介質(zhì)層時,會因空間環(huán)境的不同,如內(nèi)部空間、反應(yīng)氣體不足或反應(yīng)生成物排除過慢等因素,導致內(nèi)電容介質(zhì)層的沉積速率相較于外電容介質(zhì)層的沉積速率過低,形成內(nèi)部厚度和外部厚度相差較大的電容介質(zhì)層。而內(nèi)電容介質(zhì)層厚度薄且曲率較大,會引起內(nèi)電容介質(zhì)層會遭受低擊穿和高電場泄露,內(nèi)電容介質(zhì)層和外電容介質(zhì)層無法得到均勻的漏電流,極大影響存儲器件的性能。
發(fā)明內(nèi)容
基于此,有必要針對上述背景技術(shù)中的問題,提供一種半導體結(jié)構(gòu)及其制造方法,有效解決雙面電容的內(nèi)外兩側(cè)電極之間無法得到均勻漏電流的問題。
為解決上述技術(shù)問題,本申請的第一方面提出一種半導體結(jié)構(gòu)的制造方法,包括:
提供襯底;
在所述襯底上形成包括交替層疊的犧牲層及支撐層的疊層結(jié)構(gòu);
在所述疊層結(jié)構(gòu)內(nèi)形成電容孔;
在所述電容孔的側(cè)壁及底部形成第一電極層;
在所述第一電極層的內(nèi)表面形成第一介質(zhì)層;
在所述疊層結(jié)構(gòu)上形成開口,所述開口暴露出所述犧牲層,并利用所述開口去除所述犧牲層;
在所述第一介質(zhì)層的內(nèi)表面及所述第一電極層的外表面形成第二介質(zhì)層;
在所述第二介質(zhì)層的內(nèi)表面和外表面形成第二電極層。
在其中一個實施例中,所述第一電極層和所述第二介質(zhì)層的內(nèi)表面上的所述第二電極層之間的漏電流與所述第一電極層和所述第二介質(zhì)層的外表面上的所述第二電極層之間的漏電流相同。
在其中一個實施例中,所述第一介質(zhì)層包括氧化鈮層、氧化釕層、氧化鋯層、氧化鋁層、氧化鉿層或氧化硅層中的任一種或其任意組合。
在其中一個實施例中,所述第一介質(zhì)層的厚度范圍為所述第二介質(zhì)層的厚度范圍為
在其中一個實施例中,位于所述第一介質(zhì)層的內(nèi)表面的所述第二介質(zhì)層的厚度小于位于所述第一電極層的外表面的所述第二介質(zhì)層的厚度。
在其中一個實施例中,所述支撐層包括第一支撐層和第二支撐層;所述犧牲層包括第一犧牲層和第二犧牲層;所述第一犧牲層、所述第一支撐層、所述第二犧牲層和所述第二支撐層依次形成于所述襯底上;
在所述疊層結(jié)構(gòu)上形成開口,所述開口暴露出所述犧牲層,并利用所述開口去除所述犧牲層包括:
在所述疊層結(jié)構(gòu)的上表面形成圖形化掩膜層,所述圖形化掩膜層具有多個開口圖形,所述開口圖形定義出所述開口的形狀及位置;
基于所述圖形化掩膜層刻蝕所述第二支撐層,以于所述第二支撐層內(nèi)形成第一開口,所述第一開口暴露出位于所述第二支撐層與所述第一支撐層之間的所述第二犧牲層;
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于長鑫存儲技術(shù)有限公司,未經(jīng)長鑫存儲技術(shù)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110267178.2/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L27-00 由在一個共用襯底內(nèi)或其上形成的多個半導體或其他固態(tài)組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導體組件并且至少有一個電位躍變勢壘或者表面勢壘的;包括至少有一個躍變勢壘或者表面勢壘的無源集成電路單元的
H01L27-14 . 包括有對紅外輻射、光、較短波長的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉(zhuǎn)換為電能的,或適用于通過這樣的輻射控制電能的半導體組件的
H01L27-15 .包括專門適用于光發(fā)射并且包括至少有一個電位躍變勢壘或者表面勢壘的半導體組件
H01L27-16 .包括含有或不含有不同材料結(jié)點的熱電元件的;包括有熱磁組件的
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學結(jié)構(gòu)





