[發明專利]半導體結構及其制造方法

有效

• 申請號: 202110267178.2
• 申請日: 2021-03-12
• 公開（公告）號: CN113053898B
• 公開（公告）日: 2022-05-24
• 發明（設計）人: 劉志拯
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 史治法

1.一種半導體結構的制造方法，其特征在于，包括：

提供襯底；

在所述襯底上形成包括交替層疊的犧牲層及支撐層的疊層結構；

在所述疊層結構內形成電容孔；

在所述電容孔的側壁及底部形成第一電極層；

在所述第一電極層的內表面形成第一介質層；

在所述疊層結構上形成開口，所述開口暴露出所述犧牲層，并利用所述開口去除所述犧牲層；

在所述第一介質層的內表面及所述第一電極層的外表面形成第二介質層；

在所述第二介質層的內表面和外表面形成第二電極層；所述第一電極層和所述第二介質層的內表面上的所述第二電極層之間的漏電流與所述第一電極層和所述第二介質層的外表面上的所述第二電極層之間的漏電流相同。

2.根據權利要求1所述的半導體結構的制造方法，其特征在于，同一刻蝕制程中，所述犧牲層的刻蝕速率大于所述支撐層的刻蝕速率。

3.根據權利要求2所述的半導體結構的制造方法，其特征在于，所述第一介質層包括氧化鈮層、氧化釕層、氧化鋯層、氧化鋁層、氧化鉿層或氧化硅層中的任一種或其任意組合。

4.根據權利要求2所述的半導體結構的制造方法，其特征在于，所述第一介質層的厚度范圍為2?~10?，所述第二介質層的厚度范圍為40?~70?。

5.根據權利要求2所述的半導體結構的制造方法，其特征在于，位于所述第一介質層的內表面的所述第二介質層的厚度小于位于所述第一電極層的外表面的所述第二介質層的厚度。

6.根據權利要求1所述的半導體結構的制造方法，其特征在于，所述支撐層包括第一支撐層和第二支撐層；所述犧牲層包括第一犧牲層和第二犧牲層；所述第一犧牲層、所述第一支撐層、所述第二犧牲層和所述第二支撐層依次形成于所述襯底上；

在所述疊層結構上形成開口，所述開口暴露出所述犧牲層，并利用所述開口去除所述犧牲層包括：

在所述疊層結構的上表面形成圖形化掩膜層，所述圖形化掩膜層具有多個開口圖形，所述開口圖形定義出所述開口的形狀及位置；

基于所述圖形化掩膜層刻蝕所述第二支撐層，以于所述第二支撐層內形成第一開口，所述第一開口暴露出位于所述第二支撐層與所述第一支撐層之間的所述第二犧牲層；

基于所述第一開口去除位于所述第二支撐層與所述第一支撐層之間的所述第二犧牲層；

基于所述第一開口于所述第一支撐層上形成第二開口，所述第二開口暴露出位于所述第一支撐層與所述襯底之間的所述第一犧牲層；

去除位于所述第一支撐層與所述襯底之間的所述第一犧牲層。

7.根據權利要求6所述的半導體結構的制造方法，其特征在于，所述開口圖形暴露出部分所述第一電極層和所述第一介質層。

8.一種半導體結構，其特征在于，采用權利要求1-7任一項所述的方法制備而成，所述半導體結構包括：

襯底；

第一電極層，位于所述襯底上；

第一介質層，覆蓋所述第一電極層的內表面；

第二介質層，覆蓋所述第一介質層的內表面及所述第一電極層的外表面；

第二電極層，覆蓋所述第二介質層的內表面和外表面。

9.根據權利要求8所述的半導體結構，其特征在于，所述第一電極層和所述第二介質層的內表面上的所述第二電極層之間的漏電流與所述第一電極層和所述第二介質層的外表面上的所述第二電極層之間的漏電流相同。

10.根據權利要求9所述的半導體結構，其特征在于，所述第一介質層包括氧化鈮層、氧化釕層、氧化鋯層、氧化鋁層、氧化鉿層或氧化硅層中的任一種或其任意組合。

11.根據權利要求9所述的半導體結構，其特征在于，所述第一介質層的厚度范圍為2?~10?，所述第二介質層的厚度范圍為40?~70?。