[發(fā)明專利]一種提取CMOS器件中遷移率和源漏極串聯(lián)電阻的方法

有效

• 申請?zhí)枺?/td>: 202110266987.1
• 申請日: 2021-03-12
• 公開（公告）號: CN113049936B
• 公開（公告）日: 2022-08-19
• 發(fā)明（設(shè)計）人: 魯明亮;馬麗娟
• 申請（專利權(quán)）人: 魯明亮
• 主分類號: G01R31/26
• 分類號: G01R31/26
• 代理公司: 南京華恒專利代理事務(wù)所(普通合伙) 32335
• 代理人: 宋方園

1.一種提取CMOS器件中遷移率和源漏極串聯(lián)電阻的方法，其特征在于：包括以下步驟：

步驟S1、對某CMOS器件，使其源極和襯底接地測量該CMOS器件的初始I_d-V_gs曲線，求出此時的跨導(dǎo)g_m，利用最大跨導(dǎo)處線性外推方法計算出該CMOS器件的初始閾值電壓V_T，計算得到遷移率退化因子θ和零場遷移率下的增益因子β₀；

其中，I_d是指該CMOS器件的初始漏極電流值，V_gs是指該CMOS器件的初始柵極電壓，V_ds是指該CMOS器件的初始漏極電壓；β₀為零場遷移率下的增益因子；

步驟S2、對上述CMOS器件，施加t時間段最嚴(yán)重HCI退化條件下的HCI應(yīng)力，該CMOS器件的Si/SiO₂界面產(chǎn)生界面態(tài)；使其源極和襯底接地，在t時間段內(nèi)分別測量多個時刻的HCI應(yīng)力時間后的I_d′-V_gs′曲線，并求得對應(yīng)的跨導(dǎo)、閾值電壓、遷移率退化因子和零場遷移率下的增益因子；

步驟S3、計算得到步驟S2中t時間內(nèi)各時刻HCI應(yīng)力時間下對應(yīng)于步驟S1的有效場效應(yīng)遷移率變化量δμ_eff；

步驟S4、得到t時間內(nèi)各時刻HCI應(yīng)力時間下的θ-β₀曲線，根據(jù)θ與β₀的計算公式進(jìn)行直線擬合，擬合后的直線中截距和斜率分別為θ₀和R_SD的值；

θ＝θ₀+β₀R_SD；

2.根據(jù)權(quán)利要求1所述的提取CMOS器件中遷移率和源漏極串聯(lián)電阻的方法，其特征在于：所述步驟S2中，取t時間段內(nèi)五個時刻的HCI應(yīng)力后的電流電壓曲線，分別是100s，1000s，2500s，4000s和6000s時刻。

3.根據(jù)權(quán)利要求1所述的提取CMOS器件中遷移率和源漏極串聯(lián)電阻的方法，其特征在于：所述步驟S2對CMOS器件施加t時間段最嚴(yán)重HCI退化條件下的HCI應(yīng)力時，施加最嚴(yán)重HCI退化條件是指V_ds＝V_gs且V_S＝0V。