[發明專利]用于片上系統芯片驗證的方法、系統及驗證平臺

在審

• 申請號: 202110266859.7
• 申請日: 2021-03-11
• 公開（公告）號: CN113051855A
• 公開（公告）日: 2021-06-29
• 發明（設計）人: 楊俊煒;薛茂盛;蔡偉
• 申請（專利權）人: 黑芝麻智能科技（上海）有限公司
• 主分類號: G06F30/3308
• 分類號: G06F30/3308
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 杜娟娟

用于片上系統芯片驗證的方法，包括建立包括接口協議組件、總線協議組件和驗證組件的組件庫；創建控制文件以控制驗證平臺，控制文件包括控制參數；根據驗證需求，建立用于片上系統芯片的各處理器運行的軟件庫，建立用于組件庫中相應組件的激勵庫，軟件庫包括各處理器的執行軟件，激勵庫包括能發出各通用接口協議的激勵的發生器；基于驗證需求和控制文件，建立包括多個腳本文件的腳本庫，腳本庫包括驗證平臺控制文件解析腳本；在驗證場景被確定的情況下，腳本解析驗證平臺的控制文件，以獲得驗證平臺的控制參數；根據控制參數，從組件庫選取所需組件以及從激勵庫中選取需要的激勵以生成驗證平臺；以及通過驗證平臺來驗證片上系統芯片。

技術領域

本發明涉及芯片的驗證，更為具體地，涉及用于片上系統(Systems-on-Chip，SoC)芯片驗證的技術。

背景技術

SoC(System on Chip)芯片是將一個完整的系統集成在單個芯片上。由于SoC芯片的設計規模和結構復雜度呈指數增長，使得SoC芯片的系統級驗證在驗證完備性和驗證效率上面臨越來越大的挑戰。

常規的驗證方式基于SV(System Verilog)這種面向對象編程的抽象級高級語言，在UVM(Universal Verification Methodology,通用驗證方法學)庫的基礎上搭建驗證平臺和構造驗證用例，在EDA(Electronic Design Automation，電子設計自動化)工具中進行仿真驗證。按照這種方式，通常要搭建完整、復雜的驗證環境來對SoC芯片進行功能仿真。這種傳統的驗證結構中，即使是只驗證其中一個處理器的功能，都需要改驗證結構中的所有部件參與其中，也就是說，驗證結構中的各處理器、協處理器等都需要模擬運行。這使得驗證資源消耗大、花費的時間也相對長。

發明內容

本申請提出一種改進的用于片上系統芯片驗證的方法。該方法包括：為所述片上系統芯片建立至少包括接口協議組件、總線協議組件、和驗證組件的組件庫；根據驗證需求，創建控制文件，所述控制文件用于控制用來驗證所述片上系統芯片的驗證平臺，所述控制文件包括控制參數；根據所述片上系統芯片的驗證需求，建立用于所述片上系統芯片的各處理器運行的軟件庫，建立用于所述組件庫中相應組件的激勵庫，其中，所述軟件庫至少包括各處理器的執行軟件，所述激勵庫至少包括能發出各通用接口協議的激勵的發生器；基于所述驗證需求和所述控制文件，建立包括多個腳本文件的腳本庫，所述腳本庫包括驗證平臺控制文件解析腳本；在驗證場景被確定的情況下，腳本解析所述驗證平臺的所述控制文件，以獲得所述驗證平臺的控制參數；根據所述控制參數，從所述組件庫選取所需組件以及從所述激勵庫中選取需要的激勵以生成所述驗證平臺；以及通過所述驗證平臺來驗證所述片上系統芯片。

根據本申請的一些示例，所述用于片上系統芯片驗證的方法中，腳本庫還包括驗證環境生成腳本、調用寄存器模型生成腳本、仿真腳本、回歸腳本、寄存器生成腳本。

根據本申請的一些示例，所述用于片上系統芯片驗證的方法中，根據所述控制參數，從所述組件庫選取所需組件以及從所述激勵庫中選取需要的激勵以生成所述驗證平臺包括：所述仿真腳本獲取所述驗證平臺總線和接口的配置情況，并根據所述片上系統芯片內的系統總線掛載的各接口的參數生成相應的總線接口模型配置文件；以及當仿真所述片上系統芯片處理器中的特定處理器或接口時，依據所述總線接口模型配置文件將該特定處理器或接口配置為相應處理器或接口以便仿真，而將其余處理器或其余接口替換為總線模型以避免其參與仿真。

根據本申請的一些示例，所述用于片上系統芯片驗證的方法中，根據所述控制參數，從所述組件庫選取所需組件以及從所述激勵庫中選取需要的激勵以生成所述驗證平臺還包括：所述驗證環境生成腳本獲取所述驗證平臺的配置參數，從所述組件庫選取所需的驗證組件、接口組件，生成所述驗證平臺的基本框架；調用寄存器模型生成腳本讀取平臺配置文件中寄存器文件生成寄存器模型代碼和相應的適應性組件；根據所述驗證平臺的配置中組件的連接關系，生成驗證環境的頂層；并根據所述驗證平臺的各參數，生成所述驗證環境的配置文件，以便控制所述驗證環境的所有配置參數。