[發明專利]超導處理器及其輸入輸出控制模塊

有效

• 申請號: 202110266205.4
• 申請日: 2021-03-11
• 公開（公告）號: CN112861463B
• 公開（公告）日: 2023-04-25
• 發明（設計）人: 張闊中;張志敏;唐光明;黃俊英;付榮亮;葉笑春;范東睿
• 申請（專利權）人: 中國科學院計算技術研究所
• 主分類號: G06F30/392
• 分類號: G06F30/392;G06F30/398
• 代理公司: 北京泛華偉業知識產權代理有限公司 11280
• 代理人: 王勇

提供一種用于超導處理器的輸入輸出控制模塊，包括：取指令狀態寄存器，用于指示取指令狀態或者非取指令狀態，以及用于將指令地址輸出到內存；讀數據等待狀態寄存器，用于根據處理器的讀數據請求以及取指令狀態寄存器由取指令狀態轉換至非取指令狀態，將讀數據地址由暫存轉換為輸出到內存；讀數據狀態寄存器，用于指示讀數據狀態，以及用于將讀數據地址輸出到內存；寫數據等待狀態寄存器，用于根據處理器的寫數據請求以及取指令狀態寄存器由取指令狀態轉換至非取指令狀態，將寫數據地址和寫數據內容由暫存轉換為輸出到內存；寫數據狀態寄存器，用于指示寫數據狀態，以及用于將寫數據地址和寫數據內容輸出到內存。

技術領域

本發明涉及超導電子電路領域，特別涉及一種超導處理器及其輸入輸出控制模塊。

背景技術

目前的RSFQ超導處理器主流設計是利用行波流水，數據通路上任意一條路徑經過一個邏輯門都要求其他所有數據路徑都經過一個邏輯門來實現時鐘對齊，如果沒有相應的邏輯門元件，就要在數據通路上添加D觸發器(DFF)來實現行波流水。如圖1A和圖1B所示，圖1A是沒有實現行波流水的超導邏輯電路的示意圖，圖1B是添加四個DFF器件實現行波流水的超導邏輯電路的示意圖。由圖1B可以看出，在添加四個DFF之后，數據通路的任意一條路徑經過的超導邏輯器件的數量相等，實現了行波流水。

圖1A和圖1B中的邏輯門元件就是RSFQ超導邏輯門，由于其物理特性，所有邏輯門元件都需要有一個時鐘信號來驅動，時鐘信號和數據信號一樣，都是單磁通量子。DFF也是如此，有一個時鐘接入端口，時鐘信號到來時，會把上一個時鐘周期內從數據輸入端收到的信號發送到數據輸出端輸出。

行波流水電路的特點是數據整體進入運算邏輯電路后，就在電路中連續運算傳輸下去，直到電路末端輸出結果。這種使用行波流水的超導電路可以實現很高的運行頻率，其特點在于每個邏輯門元件都需要時鐘驅動，因此在沒有邏輯門的縱向流水級，需要添加DFF觸發器，同一個縱列(如圖1B中虛線框所示的列1、列2和列3)組成一級行波流水級。因此在每個時鐘周期都可以從數據輸入端輸入一組數據，然后每當時鐘信號到來，數據流都會向下一級流動。但是與傳統流水線概念不同，由于超導信號的傳輸需要通過約瑟夫森傳輸線(JTL)傳遞，其傳播速度遠低于電信號的傳輸速度，因此一條跨越若干流水級的JTL會造成極大的時間延遲，雖然超導電路可以很高速的運行，但是很難做到數據反饋。也就是說數據是“一次性”輸入，“一次性”輸出的，中間如果有需要數據前遞，將會面臨極大的設計困難。

同時，在現有的半導體處理器設計(例如，經典的五級流水線架構)中，通過下一級的反饋信號對上一級的流水線級進行控制，因此各級流水線之間存在很多反饋信號控制線，跨越多個流水級進行傳遞。這在使用導線傳遞電平信號時，可以忽略數據傳輸時間，因為電場信號在導體中傳遞速度達到光速量級。然而在RSFQ超導電路中，這樣規模的磁通量子傳導線JTL造成的時延是相當大的，跨越兩個流水級距離的JTL造成的時延可能遠超電路運行的時鐘周期。這意味著在一個時鐘周期內，反饋數據信號將難以達到目的地，然而反饋信號的作用就是及時控制流水線的運行狀態，如果延遲若干個時鐘周期才到達，將會引起很多運行問題，因此現有的半導體處理器設計不適用于RSFQ超導處理器。

發明內容

基于現有技術的上述缺陷，本發明提出一種用于超導處理器的輸入輸出控制模塊，包括：

取指令狀態寄存器，用于指示取指令狀態或者非取指令狀態，其根據所述處理器的取指令請求以及是否完成取指令操作設置，以及用于將指令地址輸出到內存，所述內存用于存儲所述超導處理器執行的指令和數據；

讀數據等待狀態寄存器，用于根據所述處理器的讀數據請求以及所述取指令狀態寄存器由所述取指令狀態轉換至非取指令狀態，將讀數據地址由暫存轉換為輸出到所述內存；

讀數據狀態寄存器，用于指示讀數據狀態，其根據所述處理器的讀數據請求以及非取指令狀態設置，以及用于將讀數據地址輸出到所述內存；