[發明專利]超導處理器及其輸入輸出控制模塊

有效

• 申請號: 202110266205.4
• 申請日: 2021-03-11
• 公開（公告）號: CN112861463B
• 公開（公告）日: 2023-04-25
• 發明（設計）人: 張闊中;張志敏;唐光明;黃俊英;付榮亮;葉笑春;范東睿
• 申請（專利權）人: 中國科學院計算技術研究所
• 主分類號: G06F30/392
• 分類號: G06F30/392;G06F30/398
• 代理公司: 北京泛華偉業知識產權代理有限公司 11280
• 代理人: 王勇

1.一種用于超導處理器的輸入輸出控制模塊，包括：

取指令狀態寄存器，用于指示取指令狀態或者非取指令狀態，其根據所述處理器的取指令請求以及是否完成取指令操作設置，以及用于將指令地址輸出到內存，所述內存用于存儲所述超導處理器執行的指令和數據；

讀數據等待狀態寄存器，用于根據所述處理器的讀數據請求以及所述取指令狀態寄存器由所述取指令狀態轉換至非取指令狀態，將讀數據地址由暫存轉換為輸出到所述內存；

讀數據狀態寄存器，用于指示讀數據狀態，其根據所述處理器的讀數據請求以及非取指令狀態設置，以及用于將讀數據地址輸出到所述內存；

寫數據等待狀態寄存器，用于根據所述處理器的寫數據請求以及所述取指令狀態寄存器由所述取指令狀態轉換至非取指令狀態，將寫數據地址和寫數據內容由暫存轉換為輸出到所述內存；

寫數據狀態寄存器，用于指示寫數據狀態，其根據所述處理器的寫數據請求以及非取指令狀態設置，以及用于將寫數據地址和寫數據內容輸出到所述內存；

其中，所述讀數據等待狀態寄存器接收到所述處理器的讀數據請求，且此時處于取指令狀態時，所述讀數據等待狀態寄存器指示讀數據等待狀態，以及

其中，所述寫數據等待狀態寄存器接收到所述處理器的寫數據請求，且此時處于取指令狀態時，所述寫數據等待狀態寄存器指示寫數據等待狀態；

其中，所述輸入輸出控制模塊還包括判斷模塊，其被配置為根據當前狀態判斷從內存讀回的數據或指令的類型，

如果此時處于取指令狀態，則指示讀回的信息為指令內容，所述判斷模塊將該取回的指令傳輸至所述處理器的譯碼組合電路，如果此時處于讀數據狀態，則指示讀回的信息為數據讀回，所述判斷模塊將該取回的數據傳輸至所述處理器的寫回組合電路。

2.根據權利要求1所述的用于超導處理器的輸入輸出控制模塊，其中，所述輸入輸出控制模塊還包括第一信號選擇模塊、數據地址緩存寄存器以及數據地址輸出寄存器，所述第一信號選擇模塊被配置為：

當所述讀數據等待狀態寄存器指示讀數據等待狀態或者所述寫數據等待狀態寄存器指示寫數據等待狀態時，將讀/寫數據地址輸出至數據地址緩存寄存器中，而當所述讀數據等待狀態寄存器沒有指示讀數據等待狀態且所述寫數據等待狀態寄存器沒有指示寫數據等待狀態時，將讀/寫數據地址輸出至數據地址輸出寄存器中。

3.根據權利要求1所述的用于超導處理器的輸入輸出控制模塊，其中，所述輸入輸出控制模塊還包括第二信號選擇模塊、數據內容緩存寄存器以及數據內容輸出寄存器，所述第二信號選擇模塊被配置為：

當所述寫數據等待狀態寄存器指示寫數據等待狀態時，將寫數據內容輸出到所述數據內容緩存寄存器中，而當所述寫數據等待狀態寄存器沒有指示寫數據等待狀態時，將寫數據內容輸出到所述數據內容輸出寄存器中。

4.根據權利要求2所述的用于超導處理器的輸入輸出控制模塊，其中，所述輸入輸出控制模塊還包括第三信號選擇模塊，所述第三信號選擇模塊被配置為：

當所述取指令狀態寄存器指示取指令狀態時，將指令地址輸出至內存；而當所述讀數據狀態寄存器指示讀數據狀態或者所述寫數據狀態寄存器指示寫數據狀態時，將所述數據地址輸出寄存器中存儲的讀/寫數據地址輸出至內存。

5.根據權利要求2所述的用于超導處理器的輸入輸出控制模塊，其中，當處于讀數據等待狀態時，如果此時所述讀數據等待狀態寄存器檢測到指令讀取完成，則將所述讀數據等待狀態寄存器的值輸出至讀數據狀態寄存器，使得讀數據等待狀態結束，并且所述讀數據狀態寄存器指示讀數據狀態，并同時將數據地址緩存寄存器的內容輸出到數據地址輸出寄存器中，以輸出至內存。

6.根據權利要求3所述的用于超導處理器的輸入輸出控制模塊，其中，當處于寫數據等待狀態時，如果此時所述寫數據等待狀態寄存器檢測到指令讀取完成，則將所述寫數據等待狀態寄存器的值輸出至寫數據狀態寄存器，使得寫數據等待狀態結束，并且所述寫數據狀態寄存器指示寫數據狀態，同時將數據內容緩存寄存器的內容輸出到數據內容輸出寄存器中，以輸出至內存。