[發(fā)明專(zhuān)利]低密度奇偶校驗(yàn)編碼裝置和方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202110265177.4
• 申請(qǐng)日: 2021-03-11
• 公開(kāi)（公告）號(hào): CN113114271A
• 公開(kāi)（公告）日: 2021-07-13
• 發(fā)明（設(shè)計(jì)）人: 張蒙蒙;黃磊
• 申請(qǐng)（專(zhuān)利權(quán)）人: 蘇州華興源創(chuàng)科技股份有限公司
• 主分類(lèi)號(hào): H03M13/11
• 分類(lèi)號(hào): H03M13/11
• 代理公司: 廣州華進(jìn)聯(lián)合專(zhuān)利商標(biāo)代理有限公司 44224
• 代理人: 繆成珠

本申請(qǐng)涉及5G技術(shù)領(lǐng)域，具體公開(kāi)一種低密度奇偶校驗(yàn)編碼裝置和方法。裝置包括：余數(shù)生成模塊用于生成校驗(yàn)矩陣中各矩陣元素對(duì)提升因子的取余結(jié)果；外部存儲(chǔ)模塊用于存儲(chǔ)余數(shù)生成模塊生成的取余結(jié)果；片內(nèi)存取控制模塊用于在預(yù)設(shè)時(shí)刻獲取取余結(jié)果；循環(huán)累加模塊用于根據(jù)取余結(jié)果對(duì)輸入數(shù)據(jù)進(jìn)行循環(huán)移位操作。由于校驗(yàn)矩陣中各矩陣元素對(duì)提升因子的取余操作預(yù)先由片外的余數(shù)生成模塊進(jìn)行，當(dāng)循環(huán)累加模塊需要對(duì)輸入數(shù)據(jù)進(jìn)行循環(huán)移位操作時(shí)，只需要通過(guò)外部存儲(chǔ)模塊和片內(nèi)存取控制模塊經(jīng)過(guò)兩級(jí)存取以獲取取余結(jié)果即可，整個(gè)過(guò)程無(wú)需消耗片內(nèi)的大量資源和邏輯，進(jìn)而避免整體布局布線(xiàn)擁塞的情況，同時(shí)也兼顧了高處理速度的需求，提高了運(yùn)算速率。

技術(shù)領(lǐng)域

本發(fā)明涉及5G技術(shù)領(lǐng)域，特別是涉及一種低密度奇偶校驗(yàn)編碼裝置和方法。

背景技術(shù)

LDPC(Low Density Parity Check Code，低密度奇偶校驗(yàn)碼)編碼技術(shù)在當(dāng)前局域網(wǎng)與城域網(wǎng)、有線(xiàn)數(shù)據(jù)服務(wù)接口和移動(dòng)通信等領(lǐng)域中屬于熱門(mén)的編碼技術(shù)。

LDPC碼是基于校驗(yàn)矩陣進(jìn)行定義的，LDPC碼的編、譯碼過(guò)程均基于校驗(yàn)矩陣。在5GLDPC編碼中，需要對(duì)校驗(yàn)矩陣中的每個(gè)元素對(duì)提升因子進(jìn)行取余，然后利用余數(shù)對(duì)輸入數(shù)據(jù)進(jìn)行循環(huán)移位操作。然而片內(nèi)存儲(chǔ)資源非常寶貴，取余數(shù)的操作會(huì)消耗寶貴的資源，且需要消耗更多的附加邏輯，導(dǎo)致整體布局布線(xiàn)擁塞，降低了運(yùn)算速率。

發(fā)明內(nèi)容

基于此，有必要針對(duì)在5G LDPC編碼中，對(duì)校驗(yàn)矩陣中的每個(gè)元素取余數(shù)的操作消耗片內(nèi)資源和附加邏輯導(dǎo)致整體布局布線(xiàn)擁塞，降低運(yùn)算速率的問(wèn)題，提供一種低密度奇偶校驗(yàn)編碼裝置、方法、電子設(shè)備和計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。

一種低密度奇偶校驗(yàn)編碼裝置，所述裝置包括：

余數(shù)生成模塊，用于生成校驗(yàn)矩陣中各矩陣元素對(duì)提升因子的取余結(jié)果；

外部存儲(chǔ)模塊，連接所述余數(shù)生成模塊，用于存儲(chǔ)所述余數(shù)生成模塊生成的取余結(jié)果；

片內(nèi)存取控制模塊，連接所述外部存儲(chǔ)模塊，用于在預(yù)設(shè)時(shí)刻獲取所述取余結(jié)果；

循環(huán)累加模塊，連接所述片內(nèi)存取控制模塊，用于根據(jù)所述取余結(jié)果對(duì)輸入數(shù)據(jù)進(jìn)行循環(huán)移位操作。

在其中一個(gè)實(shí)施例中，所述提升因子具有若干個(gè)，所述余數(shù)生成模塊用于生成校驗(yàn)矩陣中各矩陣元素對(duì)不同提升因子的若干組取余結(jié)果，所述校驗(yàn)矩陣中各矩陣元素對(duì)同一提升因子的取余結(jié)果為一組取余結(jié)果。

在其中一個(gè)實(shí)施例中，所述校驗(yàn)矩陣中各矩陣元素對(duì)提升因子的取余結(jié)果為各矩陣元素對(duì)提升因子取余得到的余數(shù)所形成的余數(shù)表格，所述余數(shù)表格的行列排布順序與所述校驗(yàn)矩陣中各矩陣元素的行列排布順序一一對(duì)應(yīng)。

在其中一個(gè)實(shí)施例中，所述外部存儲(chǔ)模塊包括外部存儲(chǔ)單元和存儲(chǔ)控制器；

所述外部存儲(chǔ)單元包括DDR，用于存儲(chǔ)所述余數(shù)生成模塊生成的取余結(jié)果；

所述存儲(chǔ)控制器用于控制所述外部存儲(chǔ)單元對(duì)所述取余結(jié)果的存取。

在其中一個(gè)實(shí)施例中，所述存儲(chǔ)控制器用于在開(kāi)機(jī)時(shí)刻將所述余數(shù)生成模塊生成的取余結(jié)果存入所述外部存儲(chǔ)單元，還用于在更新提升因子的時(shí)刻將所述外部存儲(chǔ)單元存儲(chǔ)的與更新的提升因子對(duì)應(yīng)的取余結(jié)果取出，并存入所述片內(nèi)存取控制模塊。

在其中一個(gè)實(shí)施例中，所述片內(nèi)存取控制模塊用于在更新提升因子的時(shí)刻從所述外部存儲(chǔ)模塊中獲取與更新的提升因子對(duì)應(yīng)的取余結(jié)果，并用于以預(yù)設(shè)方式將所述取余結(jié)果存入所述循環(huán)累加模塊，所述預(yù)設(shè)方式包括逐列存入方式。

在其中一個(gè)實(shí)施例中，所述循環(huán)累加模塊用于對(duì)輸入數(shù)據(jù)循環(huán)左移n次，n為所述余數(shù)表格中的余數(shù)值。

一種低密度奇偶校驗(yàn)編碼方法，所述方法包括：