[發明專利]錯誤檢測碼生成電路以及包括其的存儲器控制器

有效

• 申請號: 202110263452.9
• 申請日: 2017-12-01
• 公開（公告）號: CN113010346B
• 公開（公告）日: 2023-01-13
• 發明（設計）人: 車相彥;柳睿信;金榮植;杜粹然
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F11/10
• 分類號: G06F11/10;H03M13/09;H03M13/29
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 李文穎

1.一種為半導體存儲器設備提供錯誤校驗模式的錯誤檢測碼生成電路，所述錯誤檢測碼生成電路包括：

第一循環冗余校驗CRC引擎，被配置為在錯誤校驗模式期間，接收第一單位數據和第一數據總線反轉位，并基于第一單位數據和第一數據總線反轉位生成第一錯誤檢測碼位；

第二循環冗余校驗CRC引擎，在錯誤校驗模式期間，被配置為接收第二單位數據和第二數據總線反轉位，并基于第二單位數據和第二數據總線反轉位生成第二錯誤檢測碼位，所述第二錯誤檢測碼位包括選擇的位和剩余的未選擇的位，所述第二錯誤檢測碼位的選擇的位響應于第一電平的模式信號具有第一值并且響應于第二電平的模式信號具有第二值，并且所述第二錯誤檢測碼位的剩余的未選擇的位在錯誤校驗模式期間具有相同的值；以及

異或XOR電路，被配置為接收第一錯誤檢測碼位和第二錯誤檢測碼位，并通過響應于第二電平的模式信號執行異或函數輸出最終錯誤檢測碼位，

其中，錯誤檢測碼生成電路響應于第一電平的模式信號以全速率模式輸出第一錯誤檢測碼位和第二錯誤檢測碼位，以及響應于第二電平的模式信號以半速率模式輸出最終錯誤檢測碼位，

其中，通過對第一單位數據和第一數據總線反轉位應用第一生成矩陣來生成第一錯誤檢測碼位，并且通過對第二單位數據和第二數據總線反轉位應用第二生成矩陣來生成第二錯誤檢測碼位，

所述第二生成矩陣包括對應于第二錯誤檢測碼位的選擇的位的第一矩陣元素和對應于第二錯誤檢測碼位的剩余的未選擇的位的第二矩陣元素，

所述第二生成矩陣的第一矩陣元素在全速率模式期間響應于第一電平的模式信號具有第一數據樣式，所述第一數據樣式為第一矩陣元素的行對應于第二錯誤檢測碼位的最高有效位，并且所述第二生成矩陣的第一矩陣元素在半速率模式期間響應于第二電平的模式信號具有第二數據樣式，所述第二數據樣式為第一矩陣元素的行的反轉版本對應于第二錯誤檢測碼位的最高有效位。

2.如權利要求1所述的錯誤檢測碼生成電路，其中，所述第二循環冗余校驗CRC引擎包括復用器，所述復用器被配置為響應于第一電平的模式信號輸出選擇的位的第一值以及響應于第二電平的模式信號輸出選擇的位的第二值。

3.如權利要求1所述的錯誤檢測碼生成電路，其中，所述第一數據樣式和第二數據樣式是互補的。

4.如權利要求1所述的錯誤檢測碼生成電路，其中，在半速率模式期間，當與第一生成矩陣的對應矩陣元素比較時，第二生成矩陣的第一矩陣元素被反轉。

5.如權利要求1所述的錯誤檢測碼生成電路，其中，選擇的位的第二值不同于選擇的位的第一值。

6.如權利要求5所述的錯誤檢測碼生成電路，其中，選擇的位是第二錯誤檢測碼位的最高有效位。

7.如權利要求1所述的錯誤檢測碼生成電路，其中，所述全速率模式指示正常數據輸出速率，而半速率模式指示正常數據輸出速率的一半。

8.如權利要求1所述的錯誤檢測碼生成電路，其中，第一單位數據和第二單位數據分別為六十四位，第一數據總線反轉位和第二數據總線反轉位分別為八位，以及第一錯誤檢測碼位、第二錯誤檢測碼位和最終錯誤檢測碼位分別為八位。