[發明專利]信號輸出電路和延時信號輸出電路

在審

• 申請號: 202110256939.4
• 申請日: 2021-03-09
• 公開（公告）號: CN115051697A
• 公開（公告）日: 2022-09-13
• 發明（設計）人: 王佳
• 申請（專利權）人: 長鑫存儲技術（上海）有限公司
• 主分類號: H03K17/28
• 分類號: H03K17/28;H03K19/0175
• 代理公司: 上海晨皓知識產權代理事務所(普通合伙) 31260
• 代理人: 成麗杰

1.一種信號輸出電路，其特征在于，包括：

第一控制模塊，接收第一脈沖信號和輸入信號，并輸出第一調整信號，所述第一調整信號的第一預設沿相對于所述輸入信號的上升沿具有第一延遲，所述第一延遲為所述第一脈沖信號的脈沖周期；

第二控制模塊，接收第二脈沖信號和所述輸入信號，并輸出第二調整信號，所述第二調整信號的第二預設沿相對于所述輸入信號的下降沿具有第二延遲，所述第二延遲為所述第二脈沖信號的脈沖周期；

信號輸出模塊，接收所述第一調整信號和所述第二調整信號，并輸出延時輸出信號，所述延時輸出信號的上升沿基于所述第一調整信號的第一預設沿產生，所述延時輸出信號的下降沿基于所述第二調整信號的第二預設沿產生。

2.根據權利要求1所述的信號輸出電路，其特征在于，所述第一脈沖信號的脈沖周期和所述第二脈沖信號的脈沖周期相等。

3.根據權利要求1所述的信號輸出電路，其特征在于，所述第一脈沖信號的其中一個脈沖與所述輸入信號的上升沿對齊，所述第二脈沖信號存在一個脈沖與所述輸入信號的下降沿對齊。

4.根據權利要求3所述的信號輸出電路，其特征在于，所述第一脈沖信號與所述第二脈沖信號為交錯脈沖信號。

5.根據權利要求1所述的信號輸出電路，其特征在于，所述信號輸出模塊包括：

第一接收單元，接收所述第一脈沖信號和所述第一調整信號，并在所述第一調整信號為有效電平期間，生成第一脈沖控制信號，所述第一脈沖控制信號的脈沖相位與所述第一脈沖信號的脈沖相位相同；

第二接收單元，接收所述第二脈沖信號和所述第二調整信號，并在所述第二調整信號為有效電平期間，生成第二脈沖控制信號，所述第二脈沖控制信號的脈沖相位與所述第二脈沖信號的脈沖相位相同；

鎖存單元，接收所述第一脈沖控制信號和所述第二脈沖控制信號，并生成所述延時輸出信號。

6.根據權利要求5所述的信號輸出電路，其特征在于，所述第一接收單元還用于接收第一控制信號，所述第一接收單元用于在所述第一調整信號和所述第一控制信號為有效電平期間，根據所述第一脈沖信號生成所述第一脈沖控制信號。

7.根據權利要求5所述的信號輸出電路，其特征在于，所述第一接收單元包括第一接收與非門，所述第一接收與非門包括第一輸入端、第二輸入端和第一輸出端，所述第一輸入端用于接收所述第一調整信號，所述第二輸入端用于接收所述第一脈沖信號，所述第一輸出端用于輸出所述第一脈沖控制信號。

8.根據權利要求5所述的信號輸出電路，其特征在于，所述第二接收單元還用于接收第二控制信號，所述第二接收單元用于在所述第二調整信號和所述第二控制信號為有效電平期間，根據所述第二脈沖信號生成所述第二脈沖控制信號。

9.根據權利要求5所述的信號輸出電路，其特征在于，所述第二接收單元包括第二接收與非門，所述第二接收與非門包括第三輸入端、第四輸入端和第二輸出端，所述第三輸入端用于接收所述第二調整信號，所述第四輸入端用以接收所述第二脈沖信號，所述第二輸出端用于輸出所述第二脈沖控制信號。

10.根據權利要求5所述的信號輸出電路，其特征在于，所述鎖存單元包括：鎖存器，所述鎖存器包括第五輸入端、第六輸入端和第三輸出端，所述第五輸入端用于接收所述第一脈沖控制信號，所述第六輸入端用于接收所述第二脈沖控制信號，所述第三輸出端用于輸出所述延時輸出信號。

11.根據權利要求10所述的信號輸出電路，其特征在于，所述鎖存單元被配置為：

所述第一脈沖控制信號和所述第二脈沖控制信號為不同電平時，所述延時輸出信號與所述第二脈沖控制信號為相同電平；

所述第一脈沖控制信號和所述第二脈沖控制信號為高電平時，所述鎖存單元保持狀態。