[發明專利]一種新型DRAM結構及實現方法

在審

• 申請號: 202110252584.1
• 申請日: 2021-03-08
• 公開（公告）號: CN113013167A
• 公開（公告）日: 2021-06-22
• 發明（設計）人: 李平;唐瑞楓;廖永波;彭辰曦;李垚森;聶瑞宏;馮軻
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242;H01L29/423
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提供一種新型DRAM結構及實現方法，包括縱向環柵結構晶體管和溝槽電容器。其中縱向結構晶體管的柵極可以自定義實現單面、雙面、三面或四面導電，具有極大的靈活性。同時，DRAM結構連接的電容采用溝槽電容器，其與縱向結構晶體管通過另一深溝槽進行隔離，溝槽既用于形成晶體管，同時也形成電容，該工藝方法完全兼容現有CMOS工藝，結構整體可以根據需要做在不同的P阱或N阱中，對應形成NMOSFET或PMOSFEET。計算結構和存儲結構直接相連，可實現存算一體。

技術領域

本發明涉及微電子技術和半導體材料。

背景技術

傳統計算機采用馮諾依曼結構，這種結構中計算功能和存儲功能是分離的，計算功能主要由cpu完成，而存儲結構主要依靠存儲器實現。在整個存儲器生態中，RAM結構占著十分重要的地位。RAM結構一般分為兩種，其一是SRAM，其二是DRAM。SRAM結構讀取速度快，不用配合刷新電路，因此有著比較高的工作效率，但一個SRAM基本結構相對復雜，需要至少6個晶體管，整體集成度低，功耗比較大。而DRAM結構，一個基本單元只需要一個開關晶體管和一個電容組成，雖然其存在需要定時進行刷新操作等缺點，但其結構簡單，集成度高，存儲容量大等優點，越來越成為存儲器件中的重要一環。

在馮諾依曼結構體系下，最核心的是計算單元，也就是cpu，通過近幾十年的發展，cpu的性能是一直按照摩爾定律在向前發展，存儲器的性能雖然也在不斷進步，但處理器和存儲器功能不同，需求不同，工藝和封裝都不相同，存儲器相對處理器性能的差距越來越大，導致存儲器的讀寫和訪問速度越來越跟不上處理器的計算速度。功耗方面，雖然的確隨著半導體工藝的進步，總體功耗有所下降，存儲器的訪存功耗和通信功耗占總功耗的比例越來越大，嚴重制約了計算機性能的進一步提升，由此導致的存儲墻問題越來越嚴重。

要想提高計算機性能，盡可能減小存儲墻問題，存算一體構想是較好的解決方案之一。要實現存算一體，就是要把存儲器和處理器單元結合到一起，這要求上述兩者的實現工藝必須匹配，可以兼容，只有滿足這個前提，這兩者的工作狀態才有可能更好配合。

對于晶體管發展來說，隨著晶體管特征尺寸的不斷減小，平面MOS工藝會出現斷溝道效應，DIBL效應等一系列問題。由此誕生FINFET等工藝實現了對單個晶體管性能的提升，但是這些工藝依然是平面工藝，對光刻尺寸的限制非常敏感，想要繼續縮小器件尺寸依然存在非常大的障礙。

本發明中包括的新型縱向環柵晶體管^[1]，一方面，由于導電溝道最多可為四面溝道，寬長比更容易調控，相比于FinFET基本單元，寬長比最大值可以設置得更大，因此可以具有更高的電流密度，更小的導通電阻，性能更好。另一方面，由于本發明中的晶體管結構采用縱向結構，源區、溝道、漏區完全利用縱向的空間，溝道長度等受到的工藝限制從平面MOSFET的光刻工藝轉到外延工藝，而現有的外延工藝完全可控到僅生長幾nm甚至幾個原子層的厚度，縱向結構晶體管溝道長度可以更窄，溝道摻雜可以是高濃度，也可以極大的減弱DIBL等短溝道效應。再者，由于利用縱向結構，每個器件在平面維度上幾乎只占用了一個源極區域的面積，集成度更高。

發明內容

本發明基于上述事實，提出了一種基于新型縱向環柵晶體管的新型DRAM結構及實現方法，該結構在該縱向環柵晶體管基礎上，利用垂直溝槽直接與晶體管源極組成電容，電容上極板與柵極材料通過另一深溝槽直接隔開，俯視來看，每一個DRAM基本單元都是緊密結合在一起的，由此可以大大增加集成度，有效減小存儲芯片面積。同時，該存儲結構可以完全兼容現有CMOS工藝，存儲DRAM和計算晶體管可以在同樣工藝下完成，實現存算一體。

本發明所述的縱向環柵晶體管結構，以NMOSFET為例，從上到下依次是N+源區、 N-漂移區、P型溝道區和N+源區。

所述晶體管結構中，N+區摻雜濃度最高，P型區摻雜濃度次之或接近于N+區摻雜濃度，N-區摻雜濃度最低。