[發明專利]一種阻變存儲器單元電路、阻變存儲器及寫操作方法

有效

• 申請號: 202110251742.1
• 申請日: 2021-03-08
• 公開（公告）號: CN112837733B
• 公開（公告）日: 2023-01-17
• 發明（設計）人: 楊建國;呂杭炳;劉明
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 北京華沛德權律師事務所 11302
• 代理人: 房德權

本申請公開一種阻變存儲器單元電路、阻變存儲器及寫操作方法，一種阻變存儲器單元電路，包括：阻變存儲模塊，用于通過電阻變化進行數據的存儲；監測模塊，用于監測所述阻變存儲模塊的通路是否導通以及是否完成阻變；延時模塊，用于在所述監測模塊監測到所述阻變存儲模塊完成阻變時開始計時，并在預設時間后控制切斷所述阻變存儲模塊的通路；連通模塊，所述延時模塊通過控制所述連通模塊以延時切斷所述阻變存儲模塊的通路。能夠提高現有阻變存儲器的可靠性。

技術領域

本申請涉及半導體電路技術領域，尤其涉及一種阻變存儲器單元電路、阻變存儲器及寫操作方法。

背景技術

目前，阻變存儲器(RRAM)以良好的可微縮性、低功耗和與邏輯工藝良好的兼容性成為一種較有前途的先進工藝節點下的嵌入式非易失存儲器，被廣泛的應用于消費電子、自動駕駛汽車、工業控制和物聯網邊緣設備等領域。

然而，現有阻變存儲器的寫操作方法是，當檢測到阻變單元被寫成功后，立即切斷寫電壓，該種寫操作方法雖然能降低功耗，避免過操作，但是會給阻變存儲器帶來可靠性方面的問題。

發明內容

本申請實施例提供了一種阻變存儲器單元電路、阻變存儲器及寫操作方法，能夠提高現有阻變存儲器的可靠性。

第一方面，一種阻變存儲器單元電路，包括：

阻變存儲模塊，用于通過電阻變化進行數據的存儲；

監測模塊，用于監測所述阻變存儲模塊的通路是否導通以及是否完成阻變；

延時模塊，用于在所述監測模塊監測到所述阻變存儲模塊完成阻變時開始計時，并在預設時間后控制切斷所述阻變存儲模塊的通路；

連通模塊，所述延時模塊通過控制所述連通模塊以延時切斷所述阻變存儲模塊的通路。

在一種可行的實施方式中，所述延時模塊，還用于在所述阻變存儲模塊的通路導通時開始計時，在所述監測模塊監測到所述阻變存儲模塊完成阻變時停止計時，以得到阻變過程時長，根據所述阻變存儲模塊的所述阻變過程時長設定所述預設時間，并在所述阻變存儲模塊完成阻變時歷經所述預設時間后控制切斷所述阻變存儲模塊的通路。

在一種可行的實施方式中，所述連通模塊包括MOS管，所述MOS管的柵極與所述延時模塊電連接，所述MOS管的源級或漏極中的一者與所述監測模塊電連接，另一者與所述阻變存儲模塊電連接。

在一種可行的實施方式中，所述連通模塊包括限流單元；

所述延時模塊通過分步控制減小所述限流單元的電流直至切斷，以延時切斷所述阻變存儲模塊的通路。

在一種可行的實施方式中，所述限流單元包括電流源子單元和至少兩個限流子單元，流經所有所述限流子單元的電流之和等于流經所述電流源子單元的電流，所述限流子單元分別電連接所述電流源子單元、所述阻變存儲模塊和所述延時模塊；

所述延時模塊通過分步控制切斷所述限流子單元的電流通路，以分步減小所述限流單元的電流，直至切斷所有所述限流子單元的電流通路。

第二方面，一種阻變存儲器，包括至少兩個上述任一項所述的阻變存儲器單元電路。

第三方面，一種阻變存儲器單元電路的寫操作方法，包括：

通過控制連通模塊以使阻變存儲模塊的通路導通；

向所述阻變存儲模塊輸入編程電壓信號，對所述阻變存儲模塊進行寫操作，所述阻變存儲模塊發生阻變；

監測所述阻變存儲模塊是否完成阻變；

在所述阻變存儲模塊完成阻變時，歷經預設時間后，控制切斷所述阻變存儲模塊的通路，完成此次寫操作。