[發(fā)明專利]一種阻變存儲器單元電路、阻變存儲器及寫操作方法有效
| 申請?zhí)枺?/td> | 202110251742.1 | 申請日: | 2021-03-08 |
| 公開(公告)號: | CN112837733B | 公開(公告)日: | 2023-01-17 |
| 發(fā)明(設(shè)計)人: | 楊建國;呂杭炳;劉明 | 申請(專利權(quán))人: | 中國科學(xué)院微電子研究所 |
| 主分類號: | G11C13/00 | 分類號: | G11C13/00 |
| 代理公司: | 北京華沛德權(quán)律師事務(wù)所 11302 | 代理人: | 房德權(quán) |
| 地址: | 100029 *** | 國省代碼: | 北京;11 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 存儲器 單元 電路 操作方法 | ||
1.一種阻變存儲器單元電路,其特征在于,包括:
阻變存儲模塊,用于通過電阻變化進行數(shù)據(jù)的存儲;
監(jiān)測模塊,用于監(jiān)測所述阻變存儲模塊的通路是否導(dǎo)通以及是否完成阻變;
延時模塊,用于在所述監(jiān)測模塊監(jiān)測到所述阻變存儲模塊完成阻變時開始計時,并在預(yù)設(shè)時間后控制切斷所述阻變存儲模塊的通路;
連通模塊,所述延時模塊通過控制所述連通模塊以延時切斷所述阻變存儲模塊的通路;
所述連通模塊包括限流單元;
所述限流單元包括電流源子單元和至少兩個限流子單元,流經(jīng)所有所述限流子單元的電流之和等于流經(jīng)所述電流源子單元的電流,所述限流子單元分別電連接所述電流源子單元、所述阻變存儲模塊和所述延時模塊;
所述延時模塊通過分步控制切斷所述限流子單元的電流通路,以分步減小所述限流單元的電流,直至切斷所有所述限流子單元的電流通路。
2.根據(jù)權(quán)利要求1所述的阻變存儲器單元電路,其特征在于,所述延時模塊,還用于在所述阻變存儲模塊的通路導(dǎo)通時開始計時,在所述監(jiān)測模塊監(jiān)測到所述阻變存儲模塊完成阻變時停止計時,以得到阻變過程時長,根據(jù)所述阻變存儲模塊的所述阻變過程時長設(shè)定所述預(yù)設(shè)時間,并在所述阻變存儲模塊完成阻變時歷經(jīng)所述預(yù)設(shè)時間后控制切斷所述阻變存儲模塊的通路。
3.根據(jù)權(quán)利要求1所述的阻變存儲器單元電路,其特征在于,所述連通模塊包括MOS管,所述MOS管的柵極與所述延時模塊電連接,所述MOS管的源級或漏極中的一者與所述監(jiān)測模塊電連接,另一者與所述阻變存儲模塊電連接。
4.一種阻變存儲器,其特征在于,包括至少兩個如權(quán)利要求1-3中任一項所述的阻變存儲器單元電路。
5.一種阻變存儲器單元電路的寫操作方法,其特征在于,包括:
通過控制連通模塊以使阻變存儲模塊的通路導(dǎo)通;
向所述阻變存儲模塊輸入編程電壓信號,對所述阻變存儲模塊進行寫操作,所述阻變存儲模塊發(fā)生阻變;
監(jiān)測所述阻變存儲模塊是否完成阻變;
在所述阻變存儲模塊完成阻變時,歷經(jīng)預(yù)設(shè)時間后,控制切斷所述阻變存儲模塊的通路,完成此次寫操作;
所述在所述阻變存儲模塊完成阻變時,歷經(jīng)預(yù)設(shè)時間后,控制切斷所述阻變存儲模塊的通路,完成此次寫操作的步驟,包括:
在所述阻變存儲模塊完成阻變時,控制切斷一個限流子單元的電流通路;
在上一個所述限流子單元的電流通路被切斷后,歷經(jīng)分步間隔時間后,控制切斷下一個所述限流子單元的電流通路,直至所有所述限流子單元的電流通路被切斷,以延時切斷所述阻變存儲模塊的通路,完成此次寫操作。
6.根據(jù)權(quán)利要求5所述的阻變存儲器單元電路的寫操作方法,其特征在于,所述在所述阻變存儲模塊完成阻變時,歷經(jīng)預(yù)設(shè)時間后,控制切斷所述阻變存儲模塊的通路,完成此次寫操作的步驟之前,還包括:
在所述阻變存儲模塊的通路導(dǎo)通時開始計時,在監(jiān)測模塊監(jiān)測到所述阻變存儲模塊完成阻變時停止計時,以得到阻變過程時長;
根據(jù)所述阻變過程時長,設(shè)定所述預(yù)設(shè)時間。
7.根據(jù)權(quán)利要求6所述的阻變存儲器單元電路的寫操作方法,其特征在于,所述在所述阻變存儲模塊完成阻變時,歷經(jīng)預(yù)設(shè)時間后,控制切斷所述阻變存儲模塊的通路,完成此次寫操作的步驟,包括:
在所述阻變存儲模塊完成阻變時,歷經(jīng)所述預(yù)設(shè)時間后,控制切斷供給所述連通模塊內(nèi)MOS管的柵極電壓,完成此次寫操作。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中國科學(xué)院微電子研究所,未經(jīng)中國科學(xué)院微電子研究所許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110251742.1/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





