[發(fā)明專利]半導(dǎo)體存儲(chǔ)裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 202110251076.1
• 申請(qǐng)日: 2021-03-08
• 公開(kāi)（公告）號(hào): CN114203713A
• 公開(kāi)（公告）日: 2022-03-18
• 發(fā)明（設(shè)計(jì)）人: 加藤久詞
• 申請(qǐng)（專利權(quán)）人: 鎧俠股份有限公司
• 主分類號(hào): H01L27/11524
• 分類號(hào): H01L27/11524;H01L27/1157
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 楊林勳

實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置包含襯底、多個(gè)導(dǎo)電體層及多個(gè)柱MP。襯底包含第1區(qū)域MA1及第2區(qū)域HA、以及多個(gè)塊區(qū)域BLK。多個(gè)導(dǎo)電體層具有多個(gè)階臺(tái)部分，所述多個(gè)階臺(tái)部分在第2區(qū)域與多個(gè)塊區(qū)域重疊的各區(qū)域中分別不與上層的導(dǎo)電體層重疊。多個(gè)柱MP設(shè)置在多個(gè)塊區(qū)域的每一個(gè)中，貫通多個(gè)導(dǎo)電體層。第2區(qū)域HA包含在第1方向上排列的第1子區(qū)域US及第2子區(qū)域LS。第1子區(qū)域US包含多個(gè)第1階臺(tái)部分在朝向第1區(qū)域的方向上升級(jí)或降級(jí)的第1階梯構(gòu)造。第2子區(qū)域LS包含：第2階梯構(gòu)造，多個(gè)第2階臺(tái)部分在遠(yuǎn)離第1區(qū)域的方向上升級(jí)或降級(jí)；及第1圖案RPL，與多個(gè)導(dǎo)電體層中的任一個(gè)連續(xù)設(shè)置。

相關(guān)申請(qǐng)

本申請(qǐng)享有以日本專利申請(qǐng)2020-156710號(hào)(申請(qǐng)日：2020年9月17日)為基礎(chǔ)申請(qǐng)的優(yōu)先權(quán)。本申請(qǐng)通過(guò)參考該基礎(chǔ)申請(qǐng)而包含基礎(chǔ)申請(qǐng)的全部?jī)?nèi)容。

技術(shù)領(lǐng)域

實(shí)施方式主要涉及一種半導(dǎo)體存儲(chǔ)裝置。

背景技術(shù)

已知一種能夠非易失地存儲(chǔ)數(shù)據(jù)的NAND(Not-And，與非)型閃速存儲(chǔ)器。

發(fā)明內(nèi)容

實(shí)施方式提供一種能夠提高良率并且縮小芯片面積的半導(dǎo)體存儲(chǔ)裝置。

實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置包含襯底、多個(gè)導(dǎo)電體層、多個(gè)柱及多個(gè)接點(diǎn)。襯底包含第1區(qū)域、第2區(qū)域及多個(gè)塊區(qū)域。第1區(qū)域及第2區(qū)域在第1方向上排列配置。多個(gè)塊區(qū)域各自在第1方向上延伸設(shè)置。多個(gè)塊區(qū)域在與第1方向交叉的第2方向上排列配置。多個(gè)導(dǎo)電體層在多個(gè)塊區(qū)域的每一個(gè)中均被分?jǐn)唷６鄠€(gè)導(dǎo)電體層在分別與第1方向及第2方向交叉的第3方向上排列并且彼此分開(kāi)設(shè)置。多個(gè)導(dǎo)電體層具有多個(gè)階臺(tái)部分。多個(gè)階臺(tái)部分在第2區(qū)域與多個(gè)塊區(qū)域重疊的各區(qū)域中，分別設(shè)置成不與上層的導(dǎo)電體層重疊。多個(gè)柱設(shè)置在多個(gè)塊區(qū)域的每一個(gè)中。多個(gè)柱各自貫通多個(gè)導(dǎo)電體層。柱與導(dǎo)電體層相交叉的部分作為存儲(chǔ)胞發(fā)揮功能。在多個(gè)塊區(qū)域的每一個(gè)中，多個(gè)接點(diǎn)分別設(shè)置在多個(gè)階臺(tái)部分之上。第2區(qū)域包含在第1方向上排列的第1子區(qū)域及第2子區(qū)域。第1子區(qū)域包含第1階梯構(gòu)造，第1階梯構(gòu)造包含以下構(gòu)造，即，多個(gè)階臺(tái)部分所包含的多個(gè)第1階臺(tái)部分在沿著第1方向并且朝向第1區(qū)域的方向上升級(jí)或降級(jí)。第2子區(qū)域包含第2階梯構(gòu)造與第1圖案，第2階梯構(gòu)造包含以下構(gòu)造，即，多個(gè)階臺(tái)部分所包含的多個(gè)第2階臺(tái)部分在沿著第1方向并且遠(yuǎn)離第1區(qū)域的方向上升級(jí)或降級(jí)。第1圖案與多個(gè)導(dǎo)電體層中的任一個(gè)連續(xù)設(shè)置。第1圖案配置在第1階梯構(gòu)造與第2階梯構(gòu)造之間。至少1個(gè)接點(diǎn)配置在與第1圖案連續(xù)設(shè)置的導(dǎo)電體層的階臺(tái)部分與第1圖案之間。

附圖說(shuō)明

圖1是表示實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的整體構(gòu)成的一例的框圖。

圖2是表示實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置所具備的存儲(chǔ)胞陣列的電路構(gòu)成的一例的電路圖。

圖3是表示實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置所具備的存儲(chǔ)胞陣列的平面布局的一例的俯視圖。

圖4是表示實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置所具備的存儲(chǔ)胞陣列的存儲(chǔ)區(qū)域中的詳細(xì)平面布局的一例的俯視圖。

圖5是表示實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置所具備的存儲(chǔ)胞陣列的存儲(chǔ)區(qū)域中的剖面構(gòu)造的一例，且沿著圖4的V-V線的剖視圖。

圖6是表示實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置中的存儲(chǔ)器柱的剖面構(gòu)造的一例，且沿著圖5的VI-VI線的剖視圖。

圖7是表示實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置所具備的存儲(chǔ)胞陣列的引出區(qū)域中的詳細(xì)平面布局的一例的俯視圖。

圖8是表示實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置中的存儲(chǔ)胞陣列的引出區(qū)域中的剖面構(gòu)造的一例，且沿著圖7的VIII-VIII線的剖視圖。

圖9是表示實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置中的存儲(chǔ)胞陣列的引出區(qū)域中的剖面構(gòu)造的一例，且沿著圖7的IX-IX線的剖視圖。

圖10是表示實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的制造方法的一例的流程圖。