[發明專利]像素單元電路、像素電路、驅動方法和顯示裝置

在審

• 申請號: 202110250570.6
• 申請日: 2017-07-17
• 公開（公告）號: CN112992061A
• 公開（公告）日: 2021-06-18
• 發明（設計）人: 楊盛際;董學;陳小川;王輝;王晏酩;盧鵬程;劉偉;王慧娟;玄明花
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: G09G3/3208
• 分類號: G09G3/3208;G09G3/3258
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 許靜;張博

1.一種像素單元電路，其特征在于，包括：

發光元件，第一端與低電平輸入端耦接；

存儲電容模塊，第一端與一直流電壓輸入端耦接；

驅動晶體管，柵極與所述存儲電容模塊的第二端耦接，第一極與所述發光元件的第二端耦接；

第一控制模塊，分別與柵線、數據線和所述驅動晶體管的柵極耦接，用于在所述柵線的控制下，控制所述驅動晶體管的柵極是否與所述數據線連接；以及，

電位控制晶體管，柵極和第一極都與所述驅動晶體管的第一極耦接，第二極與地端耦接。

2.如權利要求1所述的像素單元電路，其特征在于，所述柵線包括第一柵極開關線和第二柵極開關線；

所述第一控制模塊包括：

第一晶體管，柵極與所述第一柵極開關線耦接，第一極與所述驅動晶體管的柵極耦接，第二極與所述數據線耦接；以及，

第二晶體管，柵極與所述第二柵極開關線耦接，第一極與所述數據線耦接，第二極與所述驅動晶體管的柵極耦接。

3.如權利要求2所述的像素單元電路，其特征在于，所述第一晶體管為n型晶體管，所述第二晶體管為p型晶體管。

4.如權利要求1所述的像素單元電路，其特征在于，所述驅動晶體管為n型晶體管。

5.如權利要求1所述的像素單元電路，其特征在于，還包括第二控制模塊；

所述第二控制模塊的控制端與第一控制線連接，所述第二控制模塊的第一端與高電平輸入端連接，所述第二控制模塊的第二端與所述驅動晶體管的第二極連接，所述第二控制模塊用于在所述第一控制線的控制下，所述第二控制模塊控制所述驅動晶體管的第二極是否與所述高電平輸入端連接。

6.如權利要求5所述的像素單元電路，其特征在于，所述第二控制模塊包括：第三晶體管，柵極與所述第一控制線連接，第一極與所述高電平輸入端連接，第二極與所述驅動晶體管的第二極連接。

7.如權利要求1至6中任一權利要求所述的像素單元電路，其特征在于，還包括：第三控制模塊；

所述第三控制模塊分別與第一控制線和地端連接，所述第三控制模塊與所述驅動晶體管的第一極耦接，所述第三控制模塊用于在所述第一控制線的控制下，控制所述驅動晶體管的第一極是否與所述地端連接。

8.如權利要求7所述的像素單元電路，其特征在于，所述第三控制模塊包括：第四晶體管，柵極與所述第一控制線連接，第一極與所述驅動晶體管的第一極耦接，第二極與所述地端連接。

9.一種像素單元電路的驅動方法，用于驅動如權利要求5至8中任一權利要求所述的像素單元電路，其特征在于，所述像素單元電路的驅動方法包括：

在充電補償階段，在第一控制線的控制下，第二控制模塊控制驅動晶體管的第二極與高電平輸入端連接；在柵線的控制下，第一控制模塊控制數據線上的數據電壓Vdata寫入驅動晶體管的柵極，以使得所述驅動晶體管導通，直至所述驅動晶體管的第一極的電位變為Vdata-Vth，所述驅動晶體管工作于恒定電流區；Vth為所述驅動晶體管的閾值電壓；

在像素發光階段，在第一控制線的控制下，第二控制模塊控制驅動晶體管的第二極與高電平輸入端連接，所述驅動晶體管工作于恒定電流區，驅動發光元件發光。

10.如權利要求9所述的像素單元電路的驅動方法，其特征在于，當所述像素單元電路還包括第三控制模塊，所述第三控制模塊分別與第一控制線和地端連接，所述第三控制模塊與所述驅動晶體管的第一極耦接，所述第三控制模塊用于在所述第一控制線的控制下，控制所述驅動晶體管的第一極是否與所述地端連接時，所述像素單元電路的驅動方法在所述充電補償階段之前還包括：

在重置階段，在所述第一控制線的控制下，第三控制模塊控制所述驅動晶體管的第一極與地端連接，以重置所述驅動晶體管的第一極的電位；

在所述充電補償階段和所述像素發光階段，在所述第一控制線的控制下，所述第三控制模塊控制斷開所述驅動晶體管的第一極與地端之間的連接。