[發(fā)明專利]硅通孔結(jié)構(gòu)、封裝結(jié)構(gòu)及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202110241338.6
• 申請(qǐng)日: 2021-03-04
• 公開（公告）號(hào): CN113035810B
• 公開（公告）日: 2022-11-25
• 發(fā)明（設(shè)計(jì)）人: 陳琳;朱寶;孫清清;張衛(wèi)
• 申請(qǐng)（專利權(quán)）人: 復(fù)旦大學(xué);上海集成電路制造創(chuàng)新中心有限公司
• 主分類號(hào): H01L23/48
• 分類號(hào): H01L23/48;H01L23/31;H01L21/48
• 代理公司: 上海恒銳佳知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31286
• 代理人: 黃海霞

本發(fā)明提供了一種硅通孔結(jié)構(gòu)，包括硅襯底間隔設(shè)有若干通孔；隔離介質(zhì)，設(shè)于硅襯底的上表面、硅襯底的下表面和若干通孔的內(nèi)側(cè)面；擴(kuò)散阻擋層，位于若干通孔內(nèi)，擴(kuò)散阻擋層設(shè)于所述隔離介質(zhì)；第一籽晶層，設(shè)于所述擴(kuò)散阻擋層；導(dǎo)電層，設(shè)于所述第一籽晶層；所述隔離介質(zhì)、所述擴(kuò)散阻擋層、所述第一籽晶層和所述導(dǎo)電層依次層疊將若干所述通孔填充，相鄰的若干所述通孔之間開設(shè)有上下貫通的中空部，由于若干個(gè)硅通孔結(jié)構(gòu)是相互并聯(lián)連接的，所以當(dāng)一個(gè)硅通孔結(jié)構(gòu)出現(xiàn)損壞時(shí)，仍然可實(shí)現(xiàn)電連接，從而增加了硅通孔結(jié)構(gòu)的可靠性，更優(yōu)的，相鄰的通孔之間開設(shè)有上下貫通的中空部，有利于硅通孔結(jié)構(gòu)的散熱。另外，本發(fā)明還提供了封裝結(jié)構(gòu)及其制造方法。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路封裝領(lǐng)域，尤其涉及一種硅通孔結(jié)構(gòu)、封裝結(jié)構(gòu)及其制造方法。

背景技術(shù)

隨著集成電路工藝技術(shù)的高速發(fā)展，微電子封裝技術(shù)逐漸成為制約半導(dǎo)體技術(shù)發(fā)展的主要因素。為了實(shí)現(xiàn)電子封裝的高密度化，獲得更優(yōu)越的性能和更低的總體成本，技術(shù)人員研究出一系列先進(jìn)的封裝技術(shù)。

其中三維封裝技術(shù)具有良好的電學(xué)性能以及較高的可靠性，同時(shí)能實(shí)現(xiàn)較高的封裝密度，被廣泛應(yīng)用于各種高速電路以及小型化系統(tǒng)中。硅通孔(Through Silicon Via，TSV)技術(shù)是三維集成電路中堆疊芯片實(shí)現(xiàn)互連的一種新技術(shù)，通過(guò)在硅圓片上制作出若干垂直互連TSV結(jié)構(gòu)來(lái)實(shí)現(xiàn)不同芯片之間的電互連。TSV技術(shù)能夠使芯片在三維方向堆疊的密度最大、芯片之間的互連線最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能，是目前電子封裝技術(shù)中最引人注目的一種技術(shù)。

然而目前的TSV結(jié)構(gòu)仍然存在著可靠性問(wèn)題，比如當(dāng)垂直互連上下兩個(gè)芯片的TSV結(jié)構(gòu)出現(xiàn)斷裂或開路，從而導(dǎo)致上下兩個(gè)芯片之間的通信出現(xiàn)中斷。由于TSV結(jié)構(gòu)嵌在硅襯底內(nèi)部，無(wú)法進(jìn)行檢修，一旦出現(xiàn)開路問(wèn)題，該TSV結(jié)構(gòu)所經(jīng)過(guò)的路徑全部失效，將導(dǎo)致整個(gè)系統(tǒng)面臨著全部失效的風(fēng)險(xiǎn)。

公開號(hào)為CN112234143A的專利申請(qǐng)公開了一種片上集成IPD硅通孔結(jié)構(gòu)及其封裝方法、三維硅通孔結(jié)構(gòu)，片上集成IPD硅通孔結(jié)構(gòu)包括硅基板層，設(shè)置在硅基板層上下表面并通過(guò)貫穿硅基板層的硅通孔連通的第一金屬布線層，設(shè)置在位于硅基板層上表面的第一金屬布線層表面的介質(zhì)層，設(shè)置在第一介質(zhì)層的表面并與介質(zhì)層和第一金屬布線層依次層疊構(gòu)成片上集成IPD的第二金屬布線層，及集成在硅基板層上的芯片。將硅基板作為集成封裝基板，在基板上集成無(wú)源元器件，采用封裝基板一體化制作的集成方式將元器件制作與系統(tǒng)集成在同一個(gè)工藝流程下完成，無(wú)需單獨(dú)加工制作元器件，加工集成簡(jiǎn)單，易于實(shí)現(xiàn)3D集成，且具有精度高、一致性好的優(yōu)點(diǎn)，節(jié)省了電路面積，設(shè)計(jì)更加靈活。但是仍然無(wú)法保障硅通孔結(jié)構(gòu)的可靠性。

因此，有必要提供一種硅通孔結(jié)構(gòu)的制造方法，用于解決現(xiàn)有技術(shù)中存在的上述問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種硅通孔結(jié)構(gòu)、封裝結(jié)構(gòu)及其制造方法，增加了硅通孔結(jié)構(gòu)的可靠性，保障了硅通孔結(jié)構(gòu)的穩(wěn)定性。

為實(shí)現(xiàn)上述目的，本發(fā)明提供的技術(shù)方案如下：

一種硅通孔結(jié)構(gòu)，包括：

硅襯底，所述硅襯底間隔設(shè)有若干通孔；

隔離介質(zhì)，設(shè)于所述硅襯底的上表面、所述硅襯底的下表面和若干所述通孔的內(nèi)側(cè)面；

擴(kuò)散阻擋層，位于若干所述通孔內(nèi)，所述擴(kuò)散阻擋層設(shè)于所述隔離介質(zhì)；

第一籽晶層，設(shè)于所述擴(kuò)散阻擋層；

導(dǎo)電層，設(shè)于所述第一籽晶層；

所述隔離介質(zhì)、所述擴(kuò)散阻擋層、所述第一籽晶層和所述導(dǎo)電層依次層疊將若干所述通孔填充，相鄰的若干所述通孔之間開設(shè)有上下貫通的中空部。