[發(fā)明專利]硅通孔結(jié)構、封裝結(jié)構及其制造方法

有效

• 申請?zhí)枺?/td>: 202110241338.6
• 申請日: 2021-03-04
• 公開（公告）號: CN113035810B
• 公開（公告）日: 2022-11-25
• 發(fā)明（設計）人: 陳琳;朱寶;孫清清;張衛(wèi)
• 申請（專利權）人: 復旦大學;上海集成電路制造創(chuàng)新中心有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/31;H01L21/48
• 代理公司: 上海恒銳佳知識產(chǎn)權代理事務所(普通合伙) 31286
• 代理人: 黃海霞

1.一種硅通孔結(jié)構，其特征在于，包括：

硅襯底，所述硅襯底間隔設有若干通孔；

隔離介質(zhì)，設于所述硅襯底的上表面、所述硅襯底的下表面和若干所述通孔的內(nèi)側(cè)面；

擴散阻擋層，位于若干所述通孔內(nèi)，所述擴散阻擋層設于所述隔離介質(zhì)；

第一籽晶層，設于所述擴散阻擋層；

導電層，設于所述第一籽晶層；

所述隔離介質(zhì)、所述擴散阻擋層、所述第一籽晶層和所述導電層依次層疊將若干所述通孔填充，相鄰的若干所述通孔之間開設有上下貫通的中空部；

所述隔離介質(zhì)包括第一隔離介質(zhì)和第二隔離介質(zhì)，所述第一隔離介質(zhì)設于所述硅襯底的上表面和若干所述通孔的側(cè)面，所述第二隔離介質(zhì)設于所述硅襯底的下表面，所述中空部的側(cè)壁為所述第一隔離介質(zhì)。

2.根據(jù)權利要求1所述的硅通孔結(jié)構，其特征在于：

還包括第一粘附層、第二籽晶層和第一金屬凸部；

所述第一粘附層設于若干所述通孔的一端，且覆蓋所述擴散阻擋層、所述第一籽晶層和所述導電層；

所述第二籽晶層設于若干所述第一粘附層；

所述第一金屬凸部設于所述第二籽晶層，所述第一粘附層、所述第二籽晶層和所述第一金屬凸部依次層疊形成若干上凸臺。

3.根據(jù)權利要求2所述的硅通孔結(jié)構，其特征在于：

還包括第二粘附層、第三籽晶層和第二金屬凸部；

所述第二粘附層與所述第一粘附層分別位于所述硅襯底的兩側(cè)邊，且所述第二粘附層覆蓋若干所述通孔另一端顯露的所述擴散阻擋層、所述第一籽晶層和所述導電層；

所述第三籽晶層設于若干所述第二粘附層；

所述第二金屬凸部設于所述第三籽晶層，所述第二粘附層、所述第三籽晶層和所述第二金屬凸部依次層疊形成若干下凸臺。

4.根據(jù)權利要求3所述的硅通孔結(jié)構，其特征在于：

所述第二粘附層設有第一凹部，所述第三籽晶層一側(cè)面設有與所述第一凹部適配的第一凸部，所述第三籽晶層另一側(cè)面設有第二凹部，所述第二金屬凸部設有與所述第二凹部適配的第二凸部。

5.一種包括權利要求3或4所述的硅通孔結(jié)構的封裝結(jié)構，其特征在于：還包括第一芯片和第二芯片，所述第一芯片設于若干所述上凸臺，并與若干所述上凸臺均電連接，所述第二芯片設于若干所述下凸臺，并與若干所述下凸臺均電連接。

6.一種如權利要求5所述的封裝結(jié)構的制造方法，其特征在于，包括：

S01：提供硅襯底；

S02：在所述硅襯底上間隔設置若干通孔，將隔離介質(zhì)設于所述硅襯底的上表面、所述硅襯底的下表面和若干所述通孔的內(nèi)側(cè)面，將擴散阻擋層、第一籽晶層和導電層依次設于所述通孔內(nèi)，并將所述通孔填充；

S03：在若干相鄰的所述通孔之間開設有上下貫通的中空部，且所述中空部的側(cè)邊為所述隔離介質(zhì)；

S04：設置第一芯片，使所述第一芯片與若干所述通孔內(nèi)的所述導電層的一端電連接；

S05：設置第二芯片，使所述第二芯片與若干所述通孔內(nèi)的所述導電層的另一端電連接。

7.根據(jù)權利要求6所述的封裝結(jié)構的制造方法，其特征在于：

所述步驟S02中，預先在所述硅襯底上開設若干安裝孔；

所述隔離介質(zhì)包括第一隔離介質(zhì)和第二隔離介質(zhì)，將所述第一隔離介質(zhì)、所述擴散阻擋層、所述第一籽晶層和所述導電層依次設于所述安裝孔內(nèi)和所述硅襯底的上表面直至將所述安裝孔填充；

接著去除所述第一隔離介質(zhì)水平面上的所述擴散阻擋層、所述第一籽晶層和所述導電層，形成若干所述通孔的一端；

然后去除所述硅襯底的底面和所述安裝孔底端內(nèi)的所述第一隔離介質(zhì)、所述擴散阻擋層和所述第一籽晶層，直至顯露出所述導電層，形成所述通孔的另一端；

最后所述第二隔離介質(zhì)設于所述硅襯底的下表面。