[發明專利]存儲器件、半導體結構及其形成方法

有效

• 申請號: 202110240944.6
• 申請日: 2021-03-04
• 公開（公告）號: CN113161356B
• 公開（公告）日: 2022-03-22
• 發明（設計）人: 吳宏旻
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L23/528;H01L23/538
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 王輝;闞梓瑄

本公開提供一種存儲器件、半導體結構及其形成方法，涉及半導體技術領域。該形成方法包括：提供襯底，襯底包括電容陣列區以及環繞電容陣列區的開放區域；在襯底上沉積導電層，導電層覆蓋電容陣列區以及開放區域，位于開放區域的導電層中遠離電容陣列區的側壁具有臺階結構；在臺階結構上形成支撐結構；在導電層上形成掩膜層，掩膜層至少覆蓋電容陣列區并露出支撐結構；以掩膜層為蝕刻阻擋層蝕刻未被掩膜層覆蓋的導電層及支撐結構，以消除臺階結構。本公開的半導體結構的形成方法可防止互連結構短路，降低器件失效風險，提高產品良率。

技術領域

本公開涉及半導體技術領域，具體而言，涉及一種存儲器件、半導體結構及其形成方法。

背景技術

動態隨機存儲器(Dynamic Random Access Memory，DRAM)因具有體積小、集成化程度高及傳輸速度快等優點，被廣泛應用于手機、平板電腦等移動設備中。互連結構作為動態隨機存儲器的核心部件，主要用于將電容陣列電學引出。

在制造過程中，通常需要在電容陣列外側填充絕緣層，但是受電容陣列結構的影響容易在絕緣層中出現氣隙，使得在絕緣層中形成的各互連結構短路，進而造成器件失效。

需要說明的是，在上述背景技術部分公開的信息僅用于加強對本公開的背景的理解，因此可以包括不構成對本領域普通技術人員已知的現有技術的信息。

發明內容

本公開的目的在于克服上述現有技術中的不足，提供一種存儲器件、半導體結構及其形成方法，可防止互連結構短路，降低器件失效風險，提高產品良率。

根據本公開的一個方面，提供一種半導體結構的形成方法，包括：

提供襯底，所述襯底包括電容陣列區以及環繞所述電容陣列區的開放區域；

在所述襯底上沉積導電層，所述導電層覆蓋所述電容陣列區以及所述開放區域，位于所述開放區域的所述導電層中遠離所述電容陣列區的側壁具有臺階結構；

在所述臺階結構上形成支撐結構；

在所述導電層上形成掩膜層，所述掩膜層至少覆蓋所述電容陣列區并露出所述支撐結構；

以所述掩膜層為蝕刻阻擋層蝕刻未被所述掩膜層覆蓋的所述導電層及所述支撐結構，以消除所述臺階結構。

在本公開的一種示例性實施例中，在消除所述臺階結構后，所述導電層遠離所述電容陣列區的邊界與所述電容陣列區的邊緣具有目標距離；所述電容陣列區形成有電容陣列，在垂直于所述襯底的方向上，所述電容陣列在平行于所述襯底的方向上至少具有一凸起，所述凸起的高度不大于所述目標距離，所述導電層能完全覆蓋所述凸起。

在本公開的一種示例性實施例中，所述掩膜層的材料為光刻膠，所述以所述掩膜層為蝕刻阻擋層蝕刻未被所述掩膜層覆蓋的所述導電層及所述支撐結構，以消除所述臺階結構，包括：

以所述襯底為蝕刻停止層，采用干法蝕刻工藝蝕刻未被所述掩膜層覆蓋的所述導電層及所述支撐結構。

在本公開的一種示例性實施例中，所述以所述襯底為蝕刻停止層，采用干法蝕刻工藝蝕刻未被所述光刻膠覆蓋的所述導電層及所述支撐結構，包括：

采用選擇性蝕刻工藝蝕刻所述支撐結構及位于所述光刻膠覆蓋的區域以外的所述導電層，以使所述襯底上位于所述光刻膠覆蓋的區域以外的區域中的所有膜層同時蝕刻至所述襯底表面。

在本公開的一種示例性實施例中，在垂直于所述襯底的方向上，所述支撐結構的頂表面高于除所述臺階結構以外的所述導電層的厚度的二分之一，并低于所述導電層的頂表面，且所述支撐結構與所述導電層的蝕刻選擇比不小于1：2。