[發明專利]存儲器件、半導體結構及其形成方法

有效

• 申請號: 202110240944.6
• 申請日: 2021-03-04
• 公開（公告）號: CN113161356B
• 公開（公告）日: 2022-03-22
• 發明（設計）人: 吳宏旻
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L23/528;H01L23/538
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 王輝;闞梓瑄

1.一種半導體結構的形成方法，其特征在于，包括：

提供襯底，所述襯底包括電容陣列區以及環繞所述電容陣列區的開放區域；

在所述襯底上沉積導電層，所述導電層覆蓋所述電容陣列區以及所述開放區域，位于所述開放區域的所述導電層中遠離所述電容陣列區的側壁具有臺階結構；

在所述臺階結構上形成支撐結構；

在所述導電層上形成掩膜層，所述掩膜層至少覆蓋所述電容陣列區并露出所述支撐結構；

以所述掩膜層為蝕刻阻擋層蝕刻未被所述掩膜層覆蓋的所述導電層及所述支撐結構，以消除所述臺階結構；

所述掩膜層的材料為光刻膠，所述以所述掩膜層為蝕刻阻擋層蝕刻未被所述掩膜層覆蓋的所述導電層及所述支撐結構，以消除所述臺階結構，包括：

采用選擇性蝕刻工藝蝕刻所述支撐結構及位于所述光刻膠覆蓋的區域以外的所述導電層，以使所述襯底上位于所述光刻膠覆蓋的區域以外的區域中的所有膜層同時蝕刻至所述襯底表面。

2.根據權利要求1所述的形成方法，其特征在于，在消除所述臺階結構后，所述導電層遠離所述電容陣列區的邊界與所述電容陣列區的邊緣具有目標距離，所述目標距離為所述導電層遠離所述電容陣列區的邊界與所述電容陣列區的邊緣之間的距離；所述電容陣列區形成有電容陣列，所述電容陣列在平行于所述襯底的方向上至少具有一凸起，在平行于所述襯底的方向上，所述凸起的高度不大于所述目標距離，所述導電層能完全覆蓋所述凸起。

3.根據權利要求1所述的形成方法，其特征在于，在垂直于所述襯底的方向上，所述支撐結構的頂表面高于除所述臺階結構以外的所述導電層的厚度的二分之一，并低于所述導電層的頂表面，且所述支撐結構與所述導電層的蝕刻選擇比不小于1：2。

4.根據權利要求1所述的半導體結構的形成方法，其特征在于，所述襯底還包括外圍區，所述開放區域位于所述外圍區和所述電容陣列區之間；所述臺階結構延伸至所述外圍區，所述支撐結構同時覆蓋位于所述外圍區及所述開放區域的臺階結構。

5.根據權利要求4所述的半導體結構的形成方法，其特征在于，在對所述支撐結構及所述導電層進行蝕刻后，所述外圍區及所述開放區域的臺階結構被完全去除。

6.根據權利要求2所述的半導體結構的形成方法，其特征在于，在消除所述臺階結構前，在平行于所述襯底的方向上，所述導電層遠離所述電容陣列區的邊界與所述電容陣列區的邊緣具有初始距離；所述初始距離大于所述目標距離。

7.根據權利要求2所述的半導體結構的形成方法，其特征在于，所述電容陣列區包括多個間隔排布的電容插塞，在所述電容陣列區上形成所述電容陣列包括：

在所述電容陣列區的表面形成依次交疊分布的犧牲層和支撐層；

以所述襯底為蝕刻停止層蝕刻所述犧牲層和所述支撐層，以在所述犧牲層和所述支撐層內形成多個間隔排布的電容孔，各所述電容孔與各所述電容插塞一一對應連通；

在所述電容孔內形成第一電極層，所述第一電極層與所述電容插塞接觸連接；

去除各所述犧牲層；

在所述第一電極層和所述支撐層共同構成的結構的外表面和內表面形成介電層；

在所述介電層的表面形成第二電極層。

8.根據權利要求4所述的半導體結構的形成方法，其特征在于，還包括：

形成覆蓋所述襯底及所述導電層的絕緣層。

9.根據權利要求8所述的半導體結構的形成方法，其特征在于，所述外圍區包括導電接觸塞，所述形成方法還包括：

在所述外圍區形成第一互連結構，所述第一互連結構形成于所述絕緣層內，并與所述導電接觸塞接觸連接。

10.根據權利要求9所述的形成方法，其特征在于，所述形成方法還包括：

在位于所述導電層的表面的絕緣層內形成第二互連結構，所述第二互連結構與所述導電層連通。