[發(fā)明專利]三維存儲器及其制作方法

有效

• 申請?zhí)枺?/td>: 202110236903.X
• 申請日: 2021-03-03
• 公開（公告）號: CN112992915B
• 公開（公告）日: 2022-01-25
• 發(fā)明（設(shè)計）人: 孫昌志;高庭庭;薛磊;劉小欣;耿萬波;杜小龍
• 申請（專利權(quán)）人: 長江存儲科技有限責(zé)任公司
• 主分類號: H01L27/11582
• 分類號: H01L27/11582;H01L27/1157
• 代理公司: 北京康信知識產(chǎn)權(quán)代理有限責(zé)任公司 11240
• 代理人: 王曉玲

本發(fā)明提供了一種三維存儲器及其制作方法。該方法包括以下步驟：提供襯底，襯底上具有堆疊體；在堆疊體中形成貫穿至襯底并沿第一方向排列的多個溝道孔陣列，并在各溝道孔陣列中的溝道通孔中形成溝道結(jié)構(gòu)；在堆疊體中形成貫穿至襯底的虛擬溝道孔列，各虛擬溝道孔列位于相鄰溝道孔陣列之間，且各虛擬溝道孔列中的虛擬溝道孔沿第二方向分布，在各虛擬溝道孔中形成填充部以形成虛擬溝道結(jié)構(gòu)；將堆疊體中的犧牲層置換為控制柵結(jié)構(gòu)，以形成柵極堆疊結(jié)構(gòu)，在柵極堆疊結(jié)構(gòu)中形成貫穿至襯底的多個共源極；在柵極堆疊結(jié)構(gòu)表面形成頂部選擇柵切線，頂部選擇柵切線貫穿虛擬溝道孔列中各填充部的頂部。上述方法有利于器件存儲密度的提升。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言，涉及一種三維存儲器及其制作方法。

背景技術(shù)

為了不斷提高存儲器密度容量，并且縮小存儲器關(guān)鍵尺寸具有一定物理限制，因此，很多存儲器設(shè)計與生產(chǎn)廠商改變了傳統(tǒng)的2D集成模式，采用三維堆疊技術(shù)提高NAND閃存存儲器的存儲密度。

在目前3D NAND存儲器中，通常采用垂直堆疊多層數(shù)據(jù)存儲單元的方式，實現(xiàn)堆疊式的3D NAND存儲器結(jié)構(gòu)。為了得到上述堆疊式的3D NAND存儲器結(jié)構(gòu)，需要在硅襯底上形成犧牲層和隔離層交替層疊的堆疊體，并對堆疊體刻蝕形成溝道通孔(Channel Hole，CH)，在溝道通孔中形成溝道結(jié)構(gòu)后，在堆疊體中形成柵極隔槽(Gate Line Slit，GLS)，然后去除犧牲層以填充與溝道結(jié)構(gòu)接觸的控制柵結(jié)構(gòu)，并在柵極隔槽中形成共源極。

并且，通過設(shè)置具有分區(qū)的頂部選擇柵(Top Selective Gate，TSG)，能夠獲得對各個指存儲區(qū)(finger)以及存儲串(string)更為精確的控制，并降低存儲器功耗，減少RC延遲。目前，通常通過引入頂部選擇柵切線(Top Select Gate Cut，TSG Cut)作為隔離結(jié)構(gòu)，對頂部選擇柵進行分隔，以獲得各個選擇柵的分區(qū)結(jié)構(gòu)。

目前，通常在相鄰兩個柵極隔槽之間設(shè)置9行溝道，這9行溝道對應(yīng)于一個頂部選擇柵，稱為“9孔溝道陣列(9Hole Array Channel Hole)”。在9孔溝道陣列中，通常頂部選擇柵極通過1個頂部選擇柵切線而被分割為兩部分。將9孔溝道陣列增加到更多的孔可以明顯減少柵極隔槽的數(shù)量，被認(rèn)為是一種可以提高3D NAND存儲密度的方法。

然而，將9孔溝道陣列增加到更多的孔不僅會使柵極隔槽的數(shù)量減少，還會使柵極隔槽的間距(pitch)增加，此時若先形成頂部選擇柵切線，在形成控制柵結(jié)構(gòu)的步驟中，頂部選擇柵切線會影響沉積氣體在移除犧牲層后形成的孔道中的擴散，從而影響頂部選擇柵切線兩側(cè)控制柵結(jié)構(gòu)的形成。因此，需要將頂部選擇柵切線的制作步驟移到填充控制柵結(jié)構(gòu)的步驟之后，然而，由于形成控制柵結(jié)構(gòu)的步驟通常包括沉積多層不同種類的材料如高K介質(zhì)、TiN和W，為了形成頂部選擇柵切線，除了隔離層之外還需要對上述各層以及溝道通孔中的多晶硅插塞(Poly Silicon Plug)進行刻蝕，這會導(dǎo)致頂部選擇柵切線的制作工藝?yán)щy；并且，若在堆疊體中為頂部選擇柵切線預(yù)留空間，則會存在以下問題：1、形成控制柵結(jié)構(gòu)的工藝氣體氣流不均，在預(yù)留空間會更多，影響控制柵結(jié)構(gòu)的形成；2、形成控制柵結(jié)構(gòu)的工藝氣體會腐蝕多晶硅插塞；3、去除犧牲層的工藝中，由于預(yù)留區(qū)域中具有更多的犧牲層，導(dǎo)致工藝更復(fù)雜。上述問題，導(dǎo)致難以進一步增加9孔溝道陣列中孔的數(shù)量，從而影響器件存儲密度的提升。

發(fā)明內(nèi)容

本發(fā)明的主要目的在于提供一種三維存儲器及其制作方法，以解決現(xiàn)有技術(shù)中三維存儲器的存儲密度難以進一步提升的問題。