[發明專利]一種薄電容耦合晶閘管及薄電容耦合晶閘管的制備方法

在審

• 申請號: 202110232823.7
• 申請日: 2021-03-03
• 公開（公告）號: CN113178484A
• 公開（公告）日: 2021-07-27
• 發明（設計）人: 曹磊;殷華湘;張青竹;張兆浩;顧杰
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/74
• 分類號: H01L29/74;H01L29/749;H01L21/332
• 代理公司: 北京辰權知識產權代理有限公司 11619
• 代理人: 佟林松

本發明涉及一種薄電容耦合晶閘管及薄電容耦合晶閘管的制備方法，薄電容耦合晶閘管包括：襯底；襯底上包括依次連接的陽極區、n基區、p基區、陰極區；所述P基區為納米片堆棧部，所述納米堆棧部形成多個導電溝道，納米片堆棧部包括；納米片形成的疊層及位于相鄰納米片之間的支撐結構，支撐結構是第一半導體形成的，納米片是第二半導體形成的；所述納米片的寬度大于支撐結構的寬度；環繞式柵極，其環繞于納米堆棧部周圍。薄電容耦合晶體管(TCCT)展現出了明顯的開關特性，基于體硅的Fishbone FET設計可以結合TCCT的設計方法，將其設計成為一個電容耦合的晶閘管，這將顯著提升器件的開關特性和亞閾值擺幅，同時也可以利用Fishbone FET優異的電流驅動特性提升器件的工作電流，并且體硅與襯底的連接也有利于器件散熱問題的解決。

技術領域

本發明涉及半導體領域，尤其涉及一種薄電容耦合晶閘管及薄電容耦合晶閘管制備方法、一種半導體器件。

背景技術

大規模集成電路和芯片的發展促進晶體管向著尺寸不斷微縮，電學特性不斷優化的趨勢發展。而對于大功率集成電路，靜電防護和器件的抗擊穿特性十分重要。由兩個碰撞電離觸發的寄生雙極晶體管構成的晶閘管具有陡峭的開關特性和較大的電流驅動，這種開關特性應用于集成電路有利于提升器件的亞閾值擺幅，并且單柵控制的電路也可以有效控制器件的開關狀態。目前，基于SOI襯底的薄電容耦合晶閘管在DRAM和SRAM的研究中展現了高速、低功耗的特性，這也有利于大規模集成電路的設計。

見圖1，對比文件1(Hyun-Jin Cho Nemati,F.Roy,R.Gupta,R.Yang,K.Ershov,M.Banna,S.Tarabbia,M.Sailing.A novel capacitor-less DRAM cell using thincapacitively-coupled thyristor(TCCT)[C]//IEEE Internationalelectron DevicesMeeting.IEEE,2005)中的薄電容耦合晶閘管(TCCT)由晶閘管和柵電容直接連接在p基區的上方，TCCT器件結構結合柵輔助開關的技術解決了傳統晶閘管開關速度慢的問題，使TCCT器件能以非常高的速度進行工作。TCCT器件的晶閘管是一個p-n-p-n器件，有三個串聯的pn結J1，J2和J3。在器件設計中不同區域的摻雜濃度不同，其中p型陽極區和n型陰極重摻雜，n型基區摻雜濃度降低，這有利于實現高擊穿電壓，柵極耦合于p型基區，控制器件的開關狀態。

而GAA stacked nanosheet FET的研究進展受到了學術界和產業界的廣泛關注。不斷更新的制備流程和關鍵工藝，以及優化后的器件結構是新型CMOS器件的熱門研究方向。

GAA stacked nanosheet FET具有環柵結構和水平納米片(NS)作為導電溝道的新型器件。新型的Fishbone FET通過在堆疊納米片器件增加支撐結構可在基本不影響器件亞閾值特性的情況下，大幅增加驅動電流；可維持源漏施加應力，提升器件遷移率；可不采用復雜的內側墻工藝，減小器件制備復雜度和電學特性波動性；同時，通過和襯底的連接可以增加導電溝道散熱，改善自熱效應；可以通過調節支撐結構的寬度和高度調節器件閾值，工藝上也降低了高K介質層和金屬柵極的填充要求，有利于實現多閾值調控。

薄電容耦合晶體管(TCCT)展現出了明顯的開關特性，基于體硅的Fishbone FET設計可以結合TCCT的設計方法，將其設計成為一個電容耦合的晶閘管，這將顯著提升器件的開關特性和亞閾值擺幅，同時也可以利用Fishbone FET優異的電流驅動特性提升器件的工作電流，并且體硅與襯底的連接也有利于器件散熱問題的解決。

發明內容

針對上述技術問題，本發明提出了一種薄電容耦合晶閘管及其制備方法、一種薄電容耦合晶閘管，本發明采用了如下技術方案：

一種薄電容耦合晶閘管，其特征在于：包括：

襯底；

襯底上包括依次連接的陽極區、n基區、p基區、陰極區；