[發明專利]一種薄電容耦合晶閘管及薄電容耦合晶閘管的制備方法

在審

• 申請號: 202110232823.7
• 申請日: 2021-03-03
• 公開（公告）號: CN113178484A
• 公開（公告）日: 2021-07-27
• 發明（設計）人: 曹磊;殷華湘;張青竹;張兆浩;顧杰
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/74
• 分類號: H01L29/74;H01L29/749;H01L21/332
• 代理公司: 北京辰權知識產權代理有限公司 11619
• 代理人: 佟林松

1.一種薄電容耦合晶閘管，其特征在于：包括：

襯底；

襯底上包括依次連接的陽極區、n基區、p基區、陰極區；

所述P基區為納米片堆棧部，所述納米堆棧部形成多個導電溝道，納米片堆棧部包括；納米片形成的疊層及位于相鄰納米片之間的支撐結構，支撐結構是第一半導體形成的，納米片是第二半導體形成的；所述納米片的寬度大于支撐結構的寬度；

環繞式柵極，其環繞于納米堆棧部周圍。

2.根據權利要求1所述的薄電容耦合晶閘管，其特征在于：第一半導體為SiGe，第二半導體為Si。

3.根據權利要求1所述的薄電容耦合晶閘管，其特征在于：柵極由內到外依次包括高K介質層和金屬柵。

4.根據權利要求1所述的薄電容耦合晶閘管，其特征在于：納米片寬度范圍為5-50nm，厚度范圍為3-20nm。

5.根據權利要求1所述的薄電容耦合晶閘管，其特征在于：支撐結構高度范圍為5-30nm，寬度范圍為3-40nm。

6.根據權利要求1所述的薄電容耦合晶閘管，其特征在于：所述襯底為體硅或絕緣體上硅。

7.根據權利要求1所述的薄電容耦合晶閘管，導電溝道長度范圍為10-100nm。

8.根據權利要求3所述的薄電容耦合晶閘管，其特征在于：高k介質層為HfO₂或Al₂O₃。

9.根據權利要求3所述的薄電容耦合晶閘管，其特征在于：所述金屬柵為鎢(W)或鈷(Co)。

10.根據權利要求1所述的薄電容耦合晶閘管，其特征在于：陽極區和陰極區為重摻雜，n基區為輕摻雜。

11.一種薄電容耦合晶閘管的制備方法，其特征在于：包括如下步驟：

提供襯底；

在襯底上外延生長第一半導體、第二半導體的超晶格疊層；

刻蝕超晶格疊層，形成多個鰭片；

在鰭片上形成偽柵；

通過掩膜刻蝕和外延生長依次在鰭片上形成陰極區、n基區、陽極區、p基區；

對鰭片上、偽柵下剩余的第一半導體、第二半導體的超晶格疊層進行選擇性移除形成多個導電溝道的納米堆棧部以形成P基區，使得納米堆棧部包括第二半導體形成的納米片以及第一半導體形成的支撐結構，納米片的寬度大于支撐結構的寬度，實現納米片的溝道釋放；

形成環繞式柵極，環繞于納米堆棧部周圍。

12.根據權利要求11所述的方法，其特征在于：形成多個鰭片步驟具體為：在超晶格疊層上設置第一側墻；以第一側墻為掩膜刻蝕超晶格疊層，形成多個鰭片。

13.根據權利要求12所述的方法，其特征在于：還包括形成淺溝槽隔離區，具體為：在相鄰鰭片之間生成淺溝槽隔離區，使得多個導電溝道位于淺溝槽隔離區之上。

14.根據權利要求13所述的方法，其特征在于：形成陰極區具體為：在偽柵和超晶格疊層上表面積淀第二側墻，刻蝕掉偽柵一側的第二側墻，進而刻蝕掉對應的超晶格疊層部分，形成陰極空間，在上述陰極空間外延生長硅并進行第一類型的重摻雜，形成陰極區。

15.根據權利要求14所述的方法，其特征在于：形成n基區具體為：在偽柵和超晶格疊層上表面積淀第三側墻，刻蝕掉偽柵另一側、靠近偽柵位置的第二、三側墻，進而刻蝕掉對應的超晶格疊層部分，形成n基區空間，在上述n基區空間外延生長硅并進行第一類型輕摻雜，形成n基區。