[發(fā)明專利]一種微顯示驅(qū)動芯片結(jié)構(gòu)及其制作工藝

在審

• 申請?zhí)枺?/td>: 202110232728.7
• 申請日: 2021-02-25
• 公開（公告）號: CN113013163A
• 公開（公告）日: 2021-06-22
• 發(fā)明（設(shè)計）人: 呂迅
• 申請（專利權(quán)）人: 安徽熙泰智能科技有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 蕪湖安匯知識產(chǎn)權(quán)代理有限公司 34107
• 代理人: 孟迪

1.一種微顯示驅(qū)動芯片結(jié)構(gòu)，其特征在于，包括半導(dǎo)體襯底(1)及其上設(shè)置的MOSFET模塊(2)和多晶硅薄膜晶體管模塊(3)，所述半導(dǎo)體襯底(1)上設(shè)置有單晶硅有源區(qū)(4)，所述單晶硅有源區(qū)(4)上設(shè)置所述MOSFET模塊(2)，所述單晶硅有源區(qū)(4)的兩側(cè)分別設(shè)置有淺溝道隔離結(jié)構(gòu)(5)，其中一個淺溝道隔離結(jié)構(gòu)(5)的上方設(shè)置多晶硅有源區(qū)(6)，所述多晶硅有源區(qū)(6)上設(shè)置所述多晶硅薄膜晶體管模塊(3)。

2.根據(jù)權(quán)利要求1所述的微顯示驅(qū)動芯片結(jié)構(gòu)，其特征在于：所述MOSFET模塊(2)包括柵疊層(21)、主側(cè)墻(22)和源漏區(qū)Ⅰ(23)，所述主側(cè)墻(22)環(huán)繞所述柵疊層(21)，所述源漏區(qū)Ⅰ(23)嵌于所述單晶硅有源區(qū)(4)中且對準于所述主側(cè)墻(22)的兩側(cè)。

3.根據(jù)權(quán)利要求2所述的微顯示驅(qū)動芯片結(jié)構(gòu)，其特征在于：所述柵疊層(21)包括由下而上依次設(shè)置的柵介質(zhì)層Ⅰ(211)、柵導(dǎo)體層Ⅰ(212)和蓋帽(213)，所述柵導(dǎo)體層Ⅰ(212)由是摻雜或未摻雜的多晶硅材料制作。

4.根據(jù)權(quán)利要求2所述的微顯示驅(qū)動芯片結(jié)構(gòu)，其特征在于：所述多晶硅薄膜晶體管模塊(3)包括源漏區(qū)Ⅱ(31)、柵介質(zhì)層Ⅱ(32)和柵導(dǎo)體層Ⅱ(33)，所述源漏區(qū)Ⅱ(31)設(shè)置在所述多晶硅有源區(qū)(6)的上端兩側(cè)，所述多晶硅有源區(qū)(6)的上方覆蓋所述柵介質(zhì)層Ⅱ(32)，所述柵介質(zhì)層Ⅱ(32)的上方中部設(shè)置所述柵導(dǎo)體層Ⅱ(33)。

5.根據(jù)權(quán)利要求4所述的微顯示驅(qū)動芯片結(jié)構(gòu)，其特征在于：所述柵導(dǎo)體層Ⅱ(33)設(shè)置為金屬柵極層或多晶硅柵極層。

6.根據(jù)權(quán)利要求4或5所述的微顯示驅(qū)動芯片結(jié)構(gòu)，其特征在于：所述多晶硅有源區(qū)(6)的下端設(shè)置所述淺溝道隔離結(jié)構(gòu)(5)，所述MOSFET模塊(2)的上端覆蓋所述柵介質(zhì)層Ⅱ(32)，所述柵介質(zhì)層Ⅱ(32)的上端設(shè)置有介質(zhì)層Ⅰ(7)；所述介質(zhì)層Ⅰ(7)內(nèi)貫穿設(shè)置有與所述源漏區(qū)Ⅰ(23)和源漏區(qū)Ⅱ(31)相對的多個導(dǎo)通孔(8)，所述導(dǎo)通孔(8)內(nèi)填充有導(dǎo)電金屬，所述導(dǎo)通孔(8)的上端沉積有金屬層(9)。

7.根據(jù)權(quán)利要求4或5所述的微顯示驅(qū)動芯片結(jié)構(gòu)，其特征在于：所述MOSFET模塊(2)和所述淺溝道隔離結(jié)構(gòu)(5)的上方設(shè)置有介質(zhì)層Ⅱ(10)，所述介質(zhì)層Ⅱ(10)的上端設(shè)置所述多晶硅薄膜晶體管模塊(3)，所述多晶硅薄膜晶體管模塊(3)的上端設(shè)置有介質(zhì)層Ⅲ(11)；所述介質(zhì)層Ⅱ(10)和介質(zhì)層Ⅲ(11)內(nèi)貫穿設(shè)置有與所述源漏區(qū)Ⅰ(23)和源漏區(qū)Ⅱ(31)相對的多個導(dǎo)通孔(8)，所述導(dǎo)通孔(8)內(nèi)填充有導(dǎo)電金屬，所述導(dǎo)通孔(8)的上端沉積有金屬層(9)。

8.一種如權(quán)利要求6所述的微顯示驅(qū)動芯片結(jié)構(gòu)的制作工藝，其特征在于：包括以下步驟：

1)制備半導(dǎo)體襯底(1)，在半導(dǎo)體襯底(1)上刻蝕成槽、在槽中填充氧化物和氧化物平坦化后形成淺溝道隔離結(jié)構(gòu)(5)；

2)在半導(dǎo)體襯底(1)的單晶硅有源區(qū)(4)上依次制備柵介質(zhì)層Ⅰ(211)和柵導(dǎo)體層Ⅰ(212)，在所述淺溝道隔離結(jié)構(gòu)(5)上沉積多晶硅形成多晶硅有源區(qū)(6)；

3)LDD注入、兩個主側(cè)墻(22)形成和源漏離子注入；

4)在兩個主側(cè)墻(22)兩側(cè)的單晶硅有源區(qū)(4)上分別沉積金屬硅化物形成源漏區(qū)Ⅰ(23)，在兩個主側(cè)墻(22)之間的柵導(dǎo)體層Ⅰ(212)上沉積金屬硅化物形成蓋帽(213)；

5)在步驟4)形成的芯片結(jié)構(gòu)的上表面覆蓋柵介質(zhì)層Ⅱ(32)，在多晶硅有源區(qū)(6)上方的柵介質(zhì)層Ⅱ(32)上沉積柵導(dǎo)體層Ⅱ(33)，源漏離子注入所述柵介質(zhì)層Ⅱ(32)內(nèi)形成所述源漏區(qū)Ⅱ(31)；

6)在步驟5)形成的芯片結(jié)構(gòu)的上表面沉積介質(zhì)層Ⅰ(7)，并進行化學(xué)機械研磨；

7)在介質(zhì)層Ⅰ(7)內(nèi)刻蝕與所述源漏區(qū)Ⅰ(23)和源漏區(qū)Ⅱ(31)相對的多個導(dǎo)通孔(8)，并在導(dǎo)通孔(8)內(nèi)填充導(dǎo)電金屬，對導(dǎo)通孔(8)上端的導(dǎo)電金屬進行化學(xué)機械研磨，在導(dǎo)通孔(8)上端沉積金屬層(9)。

9.一種如權(quán)利要求7所述的微顯示驅(qū)動芯片結(jié)構(gòu)的制作工藝，其特征在于：包括以下步驟：

1)制備半導(dǎo)體襯底(1)，在半導(dǎo)體襯底(1)上刻蝕成槽、在槽中填充氧化物和氧化物平坦化后形成淺溝道隔離結(jié)構(gòu)(5)；

2)在半導(dǎo)體襯底(1)的單晶硅有源區(qū)(4)上依次制備柵介質(zhì)層Ⅰ(211)和柵導(dǎo)體層Ⅰ(212)；

3)LDD注入、兩個主側(cè)墻(22)形成和源漏離子注入；

4)在兩個主側(cè)墻(22)兩側(cè)的單晶硅有源區(qū)(4)上分別沉積金屬硅化物形成源漏區(qū)Ⅰ(23)，在兩個主側(cè)墻(22)之間的柵導(dǎo)體層Ⅰ(212)上沉積金屬硅化物形成蓋帽(213)；

5)在步驟4)形成的芯片結(jié)構(gòu)的上表面沉積介質(zhì)層Ⅱ(10)，并進行化學(xué)機械研磨；

6)在介質(zhì)層Ⅱ(10)上表面沉積多晶硅形成多晶硅有源區(qū)(6)，對多晶硅有源區(qū)(6)圖形化；

7)在步驟6)形成的芯片結(jié)構(gòu)上覆蓋柵介質(zhì)層Ⅱ(32)，在多晶硅有源區(qū)(6)上方的柵介質(zhì)層Ⅱ(32)上沉積柵導(dǎo)體層Ⅱ(33)，源漏離子注入所述柵介質(zhì)層Ⅱ(32)內(nèi)形成所述源漏區(qū)Ⅱ(31)；

8)在步驟5)形成的芯片結(jié)構(gòu)的上表面沉積介質(zhì)層Ⅲ(11)，并進行化學(xué)機械研磨；

9)在介質(zhì)層Ⅱ(10)和介質(zhì)層Ⅲ(11)內(nèi)刻蝕與所述源漏區(qū)Ⅰ(23)和源漏區(qū)Ⅱ(31)相對的多個導(dǎo)通孔(8)，并在導(dǎo)通孔(8)內(nèi)填充導(dǎo)電金屬，對導(dǎo)通孔(8)上端的導(dǎo)電金屬進行化學(xué)機械研磨，在導(dǎo)通孔(8)上端沉積金屬層(9)。